公交車報(bào)站系統(tǒng)-在線瀏覽
2024-08-07 22:50本頁面
【正文】 按鍵來控制）。AT89C52 系統(tǒng)組成結(jié)構(gòu)3. 主要電路介紹微控制器選擇目前市場上常用的Intel生產(chǎn)的AT89C52單片機(jī)作為主控芯片,同時(shí), AT89C52系統(tǒng)還需要外接晶振和復(fù)位電路。同時(shí)，AT89C52可降至OHZ的靜態(tài)邏輯操作，并支持兩種軟件可選的節(jié)點(diǎn)工作模式。掉電方式保存RAM中的內(nèi)容，但震蕩器停止工作并禁止其他所有部件工作直到下一個(gè)部件復(fù)位。同時(shí)具有全靜態(tài)操作：OHZ24MHZ，三級加密程序存儲器，2568字節(jié)內(nèi)部RAM，32個(gè)可編程I/O口線，3個(gè)15位定時(shí)/計(jì)數(shù)器，8個(gè)中斷源，可編程串行UART通道的功能部件。作為輸出口用時(shí)，每位能吸收電流的方式驅(qū)動8個(gè)TTL邏輯門電路，對端口P0 寫“1”時(shí)，可作為高阻抗輸入端用。在Flash 編程時(shí)，P0 口接收指令字節(jié)，而在程序校驗(yàn)時(shí)，輸出指令字節(jié)，校驗(yàn)時(shí)，要求外接上拉電阻。對端口寫“1”，通過內(nèi)部的上拉電阻把端口拉到高電平，此時(shí)可作輸入口。與AT89C51 不同之處是， 還可分別作為定時(shí)/計(jì)數(shù)器2 的外部計(jì)數(shù)輸入（）和輸入（）。 表31 引腳號功能特性T2（定時(shí)/計(jì)數(shù)器2外部計(jì)數(shù)脈沖輸入），時(shí)鐘輸出T2EX(定時(shí)/計(jì)數(shù)2捕獲、重裝載觸發(fā)和方向控制）5 P2 口：P2 是一個(gè)帶有內(nèi)部上拉電阻的8 位雙向I/O 口，P2 的輸出緩沖級可驅(qū)動（吸收或輸出電流）4 個(gè)TTL 邏輯門電路。在訪問外部程序存儲器或16 位地址的外部數(shù)據(jù)存儲器（例如執(zhí)行MOVX DPTR 指令）時(shí)，P2 口送出高8 位地址數(shù)據(jù)。Flash 編程或校驗(yàn)時(shí)，P2亦接收高位地址和一些控制信號。P3 口輸出緩沖級可驅(qū)動（吸收或輸出電流）4 個(gè)TTL 邏輯門電路。此時(shí)，被外部拉低的P3 口將用上拉電阻輸出電流（IIL）。表32 P3口第二功能 7 RST：復(fù)位輸入。8 ALE/PROG： 當(dāng)訪問外部程序存儲器或數(shù)據(jù)存儲器時(shí)，ALE（地址鎖存允許）輸出脈沖用于鎖存地址的低8 位字節(jié)。要注意的是：每當(dāng)訪問外部數(shù)據(jù)存儲器時(shí)將跳過一個(gè)ALE 脈沖。如有必要，可通過對特殊功能寄存器（SFR）區(qū)中的8EH 單元的D0 位置位，可禁止ALE 操作。此外，該引腳會被微弱拉高，單片機(jī)執(zhí)行外部程序時(shí)，應(yīng)設(shè)置ALE 禁止位無效。在此期間，當(dāng)訪問外部數(shù)據(jù)存儲器，將跳過兩次PSEN信號。EA/VPP：外部訪問允許。需注意的是：如果加密位LB1 被編程，復(fù)位時(shí)內(nèi)部會鎖存EA端狀態(tài)。Flash 存儲器編程時(shí)，該引腳加上+12V 的編程允許電源Vpp，當(dāng)然這必須是該器件是使用12V 編程電壓Vpp。XTAL1：振蕩器反相放大器的及內(nèi)部時(shí)鐘發(fā)生器的輸入端。XTAL2：振蕩器反相放大器的輸出端。XTAL1為反相器的輸入，XTAL2為反相器的輸出。 單片機(jī)內(nèi)部振蕩器電路89系列單片機(jī)與其他微處理器一樣，在啟動的時(shí)候都需要復(fù)位，使CPU及系統(tǒng)各部件處于確定的初始狀態(tài)，并從初始狀態(tài)開始工作。當(dāng)系統(tǒng)處于正常工作狀態(tài)時(shí)，且振蕩器穩(wěn)定后，如RST引腳上有一個(gè)高電平并維持2個(gè)機(jī)器周期（24個(gè)振蕩周期），則CPU就可以響應(yīng)并將系統(tǒng)復(fù)位。當(dāng)在RST端采樣到“1”信號且該信號維持19個(gè)振蕩周期以后，將ALE和/PSEN接成高電平 ，使器件復(fù)位。如果在系統(tǒng)復(fù)位期間將ALE和/PSEN引腳拉成低電平，則會引起芯片進(jìn)入不定狀態(tài)。芯片采用CMOS 技術(shù),內(nèi)含振蕩器、防混淆濾波器、平滑濾波器、音頻放大器、自動靜噪及高密度多電平閃爍存儲陳列。芯片采用多電平直接模擬量存儲技術(shù), 每個(gè)采樣值直接存儲在片內(nèi)閃爍存儲器中,因此能夠非常真實(shí)、自然地再現(xiàn)語音、音樂、音調(diào)和效果聲,避免了一般固體錄音電路因量化和壓縮造成的量化噪聲和金屬聲。 ISD4004芯片內(nèi)部邏輯結(jié)構(gòu) ISD4004芯片引腳描述 1）電源(VCCD,VCCA) 芯片內(nèi)部數(shù)字電路電源正極引腳和模擬電路電源正極引腳。 2）地線(VSSD,VSSA) 芯片內(nèi)部數(shù)字電路電源地線和模擬電路電源地線引腳。 3）同相模擬輸入(ANA IN+) 錄音信號的同相輸入端。單端輸入時(shí),信號由耦合電容輸入,最大幅度為峰峰值32mV,耦合電容和本端的3KΩ電阻輸入阻抗決定了芯片頻帶的低端截止頻率。4）反相模擬輸入(ANA IN) 差分驅(qū)動時(shí),這是錄音信號的反相輸入端。 5）音頻輸出(AUD OUT) 提供音頻輸出,可驅(qū)動5KΩ的負(fù)載。 7）串行輸入(MOSI) 此端為串行輸入端，主控制器應(yīng)在串行時(shí)鐘上升沿之前半個(gè)周期將數(shù)據(jù)放到本端,以供輸入。 9）串行時(shí)鐘(SCLK) 時(shí)鐘輸入端,由主控制器產(chǎn)生,用于同步MOSI 和MISO的數(shù)據(jù)傳輸。 10）中斷() 本端為漏極開路輸出。中斷狀態(tài)在下一個(gè)SPI周期開始時(shí)清除。 11）行地址時(shí)鐘(RAC) 漏極開路輸出。該信號保持高電平175ms，低電平25ms。該端可用于存儲管理技術(shù)。芯片內(nèi)部的采樣時(shí)鐘在出廠前已調(diào)校,誤差在1%以內(nèi)。工業(yè)級芯片在整個(gè)溫度和電壓范圍內(nèi),頻率變化在4%以內(nèi),此時(shí)建議使用穩(wěn)壓電源。由于內(nèi)部的防混淆及平滑濾波器已設(shè)定,故上述推薦的時(shí)鐘頻率不應(yīng)改變。在不外接時(shí)鐘時(shí),此端必須接地。通常本端對地接1181。檢出的峰值電平與內(nèi)部設(shè)定的閾值作比較,決定自動靜噪功能的翻轉(zhuǎn)點(diǎn)。1181。本端接VCCA則禁止自動靜噪。SPI協(xié)議是一個(gè)同步串行數(shù)據(jù)傳輸協(xié)議，設(shè)定微控制器的SPI移位寄存器在SCLK的下降沿將數(shù)據(jù)送至MISO引腳。 ②在傳輸期間必須保持低電平，在兩條指令之間則保持高電平。 ④變低，輸入指令和地址后，ISD4004才能開始錄/放操作。 ⑥ISD4004的任何操作如果遇到EOM或OVF，則產(chǎn)生一個(gè)中斷，該中斷狀態(tài)在下一個(gè)SPI周期開始時(shí)被清除。因此，要注意移入的數(shù)據(jù)是否與器件當(dāng)前進(jìn)行的操作兼容。⑧所有操作在運(yùn)行位（RUN）置1時(shí)開始，置0時(shí)結(jié)束。 2）信息快進(jìn) 用戶不必知道信息的確切地址就能快進(jìn)跳過一條信息。 3）上電順序
醫(yī)療健康相關(guān)推薦
鄂ICP備17016276號-1