【正文】 同的數(shù)字特征信號保存于存儲體中。需要時可以將芯片編程為省電模式以節(jié)省電能，當(dāng)有按鍵信號時芯片將被喚醒。當(dāng)LED1有效時表示芯片準(zhǔn)備好錄入目標(biāo)詞。 進(jìn)入語音識別狀態(tài)前必須通過指令Set R_Levell～Set R_Level4設(shè)置識別時要求的匹配度，Set R_Level4要求匹配程度最高，而Set R_Level1最低，可以根據(jù)經(jīng)驗(yàn)設(shè)定為中間某一個值。Clear Outputs指令用于清除A端口輸出狀態(tài)(POA1～POA12)。 當(dāng)數(shù)據(jù)格式或時序出現(xiàn)在串行數(shù)據(jù)(SERIAL DATA)輸入口PITPITPIT1時，芯片將發(fā)送錯誤代碼到串行數(shù)據(jù)輸出口POB4，同時將數(shù)據(jù)、時鐘發(fā)送到串行數(shù)據(jù)輸出口POBPOB3。芯片每次執(zhí)行完語音識別后，輸出一個匹配指示代碼(Match Word1～Match Word12或NO Match)。如果PIM1引腳被拉低，芯片的語音識別功能被禁止。該系統(tǒng)主要由說話人識別模塊、門鎖控制電機(jī)以及門鎖等部分組成。在識別時，將待識別語音與說話人特征參數(shù)數(shù)據(jù)庫進(jìn)行匹配，通過輸出電路控制門控電機(jī)，最終實(shí)現(xiàn)對門鎖的控制。系統(tǒng)框圖如圖1所示。系統(tǒng)框圖如圖1所示麥克風(fēng)開關(guān)電路門鎖電機(jī)電路 S3C2410語音識別芯片AP7003無線發(fā)送模塊89S52 圖11 系統(tǒng)硬件框圖 發(fā)出語音命令單片機(jī)向S3C2410發(fā)送指令識別成功語音處理與識別 NYS3C2410判斷哪一個門 控制電機(jī)轉(zhuǎn)動圖12 系統(tǒng)流程圖第二章 硬件電路設(shè)計 AT89S52單片機(jī)電路設(shè)計 AT89S52簡介　 AT89S52 是一種低功耗、高性能CMOS8位微控制器，具有 8K 在系統(tǒng)可編程Flash 存儲器。片上Flash允許程序存儲器在系統(tǒng)可編程，亦適于 常規(guī)編程器。 AT89S52具有以下標(biāo)準(zhǔn)功能： 8k字節(jié)Flash，256字節(jié)RAM， 32 位I/O 口線，看門狗定時器，2 個數(shù)據(jù)指針，三個16 位 定時器/計數(shù)器，一個6向量2級中斷結(jié)構(gòu)，全雙工串行口， 片內(nèi)晶振及時鐘電路?？臻e模式下，CPU 停止工作，允許RAM、定時器/計數(shù)器、串口、中斷繼續(xù)工 作。AT89S52系列單片機(jī)各引腳如圖21所示?！ND：接地。當(dāng)P1口的管腳第一次寫1時，被定義為高阻輸入。在FIASH編程時，P0 口作為原碼輸入口，當(dāng)FIASH進(jìn)行校驗(yàn)時，P0輸出原碼，此時P0外部必須被拉高。P1口管腳寫入1后，被內(nèi)部上拉為高，可用作輸入，P1口被外部下拉為低電平時，將輸出電流，這是由于內(nèi)部上拉的緣故?！2口：P2口為一個內(nèi)部上拉電阻的8位雙向I/O口，P2口緩沖器可接收，輸出4個TTL門電流，當(dāng)P2口被寫“1”時，其管腳被內(nèi)部上拉電阻拉高，且作為輸入。這是由于內(nèi)部上拉的緣故。在給出地址“1”時，它利用內(nèi)部上拉優(yōu)勢，當(dāng)對外部八位地址數(shù)據(jù)存儲器進(jìn)行讀寫時，P2口輸出其特殊功能寄存器的內(nèi)容?！? P3口：P3口管腳是8個帶內(nèi)部上拉電阻的雙向I/O口，可接收輸出4個TTL門電流。作為輸入，由于外部下拉為低電平，P3口將輸出電流（ILL）這是由于上拉的緣故?！? I/O口作為輸入口時有兩種工作方式即所謂的讀端口與讀引腳讀端口時實(shí)際上并不從外部讀入數(shù)據(jù)而是把端口鎖存器的內(nèi)容讀入到內(nèi)部總線經(jīng)過某種運(yùn)算或變換后再寫回到端口鎖存器只有讀端口時才真正地把外部的數(shù)據(jù)讀入到內(nèi)部總線上面圖中的兩個三角形表示的就是輸入緩沖器CPU將根據(jù)不同的指令分別發(fā)出讀端口或讀引腳信號以完成不同的操作這是由硬件自動完成的不需要我們操心1然后再實(shí)行讀引腳操作否則就可能讀入出錯為什么看上面的圖如果不對端口置1端口鎖存器原來的狀態(tài)有可能為0Q端為0Q^為1加到場效應(yīng)管柵極的信號為1該場效應(yīng)管就導(dǎo)通對地呈現(xiàn)低阻抗,此時即使引腳上輸入的信號為1也會因端口的低阻抗而使信號變低使得外加的1信號讀入后不一定是1若先執(zhí)行置1操作則可以使場效應(yīng)管截止引腳信號直接加到三態(tài)緩沖器中實(shí)現(xiàn)正確的讀入由于在輸入操作時還必須附加一個準(zhǔn)備動作所以這類I/O口被稱為準(zhǔn)雙向口89C51的P0/P1/P2/P3口作為輸入時都是準(zhǔn)雙向口接下來讓我們再看另一個問題從圖中可以看出這四個端口還有一個差別除了P1口外P0P2P3口都還有其他的功能 　 RST：復(fù)位輸入?！? ALE/PROG：當(dāng)訪問外部存儲器時，地址鎖存允許的輸出電平用于鎖存地址的地位字節(jié)。在平時，ALE端以不變的頻率周期輸出正脈沖信號，此頻率為振蕩器頻率的1/6。然而要注意的是：每當(dāng)用作外部數(shù)據(jù)存儲器時，將跳過一個ALE脈沖。此時， ALE只有在執(zhí)行MOVX，MOVC指令是ALE才起作用。如果微處理器在外部執(zhí)行狀態(tài)ALE禁止，置位無效。在由外部程序存儲器取指期間，每個機(jī)器周期兩次/PSEN有效?！?/EA/VPP：當(dāng)/EA保持低電平時，則在此期間外部程序存儲器（0000HFFFFH），不管是否有內(nèi)部程序存儲器。在FLASH編程期間，此引腳也用于施加12V編程電源（VPP）。XTAL2：來自反向振蕩器的輸出。該處理器擁有：獨(dú)立的16KB指令Cache和16KB數(shù)據(jù)Cache，MMU，支持TFT的LCD控制器，NAND閃存控制器，3路UART，4路DMA，4路帶PWM的Timer ，I/O口，RTC，8路10位ADC，Touch Screen接口，IICBUS 接口，IISBUS 接口，2個USB主機(jī)，1個USB設(shè)備，SD主機(jī)和MMC接口，2路SPI。 　　核心板的尺寸僅相當(dāng)于名片的2/3大小，尺寸如此小巧的嵌入式核心板是國內(nèi)首創(chuàng)。 　?。?） S3C2410芯片集成了大量的功能單元，包括： 　（2） ◆ ，外部I/，16KB數(shù)據(jù)Cache，16KB指令Cache，MMU。 　?。?） ◆ LCD控制器，一個LCD專業(yè)DMA。 　?。?） ◆ 3個通用異步串行端口（，16Byte Tx FIFO and 16Byte Rx FIFO），2通道SPI 　　（7） ◆ 一個多主I2C總線，一個I2S總線控制器。 ?。?） ◆ 兩個USB HOST，一個USB DEVICE（）。 ?。?1） ◆ 看門狗定時器。 　?。?3） ◆ 56個中斷源。 　?。?5） ◆ 電源控制模式：標(biāo)準(zhǔn)、慢速、休眠、掉電。 　　（17） ◆ 帶日歷功能的實(shí)時時鐘。 　　（19） ◆ 設(shè)計用于手持設(shè)備和通用嵌入式系統(tǒng)。 　?。?1） ◆ 帶MMU的先進(jìn)的體系結(jié)構(gòu)支持WinCE、EPOC3Linux。 　?。?3） ◆ ARM920T CPU核支持ARM調(diào)試的體系結(jié)構(gòu)。　?。?5） ◆ 小端/大端支持 　?。?6） ◆ 地址空間：每個BANK128MB（全部為1GB）。 　?。?8） ◆ BANK0到BANK6為固定起始地址。 　　（30） ◆ 一共8個存儲器BANK。 　?。?2） ◆ 兩個存儲器BANK用于ROM、SRAM、和SDRAM（同步隨機(jī)存儲器）。 　?。?3） ◆ 支持SDRAM掉電模式下的自刷新。 　 S3C2410引腳圖 圖27 引腳圖 S3C2410硬件設(shè)計 基于現(xiàn)有的開發(fā)