【正文】 音電子鐘要具備的功能：。一、時(shí)鐘功能時(shí)鐘功能是利用SPCE061A芯片的時(shí)鐘頻率和定時(shí)/計(jì)數(shù)器設(shè)計(jì)。整個(gè)系統(tǒng)工作時(shí)，秒信號(hào)產(chǎn)生器是整個(gè)系統(tǒng)的時(shí)基信號(hào)，它直接決定計(jì)時(shí)系統(tǒng)的精度，將標(biāo)準(zhǔn)秒信號(hào)送入“秒計(jì)數(shù)器”，“秒計(jì)數(shù)器”采用60進(jìn)制計(jì)數(shù)?！胺钟?jì)數(shù)器”也采用60進(jìn)制計(jì)數(shù)器，每累計(jì)60分鐘，發(fā)出一個(gè)“時(shí)脈沖”信號(hào)，該信號(hào)將被送到“時(shí)計(jì)數(shù)器”。每累計(jì)24小時(shí)發(fā)出一個(gè)“天脈沖”信號(hào)。由中斷程序控制“年計(jì)數(shù)器”采用365或366進(jìn)制計(jì)數(shù)，實(shí)現(xiàn)對(duì)年的累計(jì)。二、語音輸出功能語音輸出功能利用SPY0030A芯片和外接喇叭進(jìn)行音頻輸出。J3是語音輸出接口，一個(gè)2pin的插針外接喇叭，由DAC 輸出引腳21 或22經(jīng)語音集成放大器SPYOO30A放大，然后輸出。第二節(jié) 設(shè)計(jì)方案通過對(duì)設(shè)計(jì)要求和設(shè)計(jì)原理的仔細(xì)分析，本次設(shè)計(jì)采用模塊結(jié)構(gòu)實(shí)現(xiàn)。實(shí)現(xiàn)單獨(dú)播報(bào)年、月、日和時(shí)、分，實(shí)現(xiàn)定時(shí)功能，并且能夠?qū)λ鼈兎謩e進(jìn)行調(diào)整。組成電路板各模塊應(yīng)具有如下功能: : 輸入一些變量與子小模塊,進(jìn)行賦初值等處理，輸出變量和模塊的初始狀態(tài)。 （模/數(shù)）轉(zhuǎn)換模塊:輸入語音信號(hào),進(jìn)行A/D（模/數(shù)）轉(zhuǎn)換，輸出語音的數(shù)字信號(hào)。 （數(shù)/模）轉(zhuǎn)換模塊:輸入語音的數(shù)字信號(hào),進(jìn)行D/A（數(shù)/模）轉(zhuǎn)換輸出語音的模擬信號(hào)。 第三章 語音電子鐘的硬件設(shè)計(jì)第一節(jié) 系統(tǒng)總體硬件結(jié)構(gòu)一、系統(tǒng)結(jié)構(gòu)，61板作為整個(gè)系統(tǒng)的控制中心，負(fù)責(zé)控制鍵盤掃描；年、月、日、星期以及時(shí)間的計(jì)算； SPLC501A 液晶顯示的驅(qū)動(dòng)；并根據(jù)按鍵值播報(bào)當(dāng)前的日期或者時(shí)間。 語音電子鐘的系統(tǒng)結(jié)構(gòu)圖硬件功能模塊連接：用61板控制語音電子鐘系統(tǒng)，使用IOA 口的高八位、IOB 的6 共11 個(gè)I/O 口連接SPLC501A液晶模組，另外使用了61板的語音輸出模塊；以及61 板上的三個(gè)按鍵。二、按鍵的功能描述,按KEY1鍵：進(jìn)入功能選擇界面。按KEY3鍵：播報(bào)當(dāng)前的日期。 在時(shí)間顯示界面上按KEY1鍵會(huì)進(jìn)入功能選擇菜單，功能菜單界面上有4個(gè)選項(xiàng)。功能選擇菜單界面里KEY1為確定鍵，KEY2為下翻鍵，KEY3為上翻鍵。時(shí)間日期調(diào)整界面里KEY1為確定鍵，KEY2為加一鍵，KEY3為減一鍵，SPLC501液晶顯示器上閃爍的部分表示當(dāng)前正在調(diào)整的選項(xiàng)，當(dāng)設(shè)置完成后，按KEY1會(huì)自動(dòng)退出設(shè)置界面。鬧鐘設(shè)置界面里有鬧鐘時(shí)間設(shè)置和鬧鐘鈴聲選擇兩個(gè)選項(xiàng)。.鬧鐘鈴聲設(shè)置界面里KEY1為確定鍵，KEY2為選擇鍵，KEY3為播放當(dāng)前選擇的鈴聲鍵。 秒表功能界面里KEY1為退出鍵，KEY2為開始/暫停鍵，KEY3為清零鍵，只有當(dāng)秒表停止運(yùn)行時(shí)KEY3 才有效。 語音電子鐘的按鍵功能結(jié)構(gòu)圖硬件設(shè)計(jì)按照SPCE061A、程序下載區(qū)、音頻輸出、語音輸入、數(shù)模轉(zhuǎn)換、電源分模塊設(shè)計(jì)。第二節(jié) SPCE061A芯片SPCE061A 芯片內(nèi)部集成了ICE (在線實(shí)時(shí)仿真/除錯(cuò)器)、FLASH (閃存)、SRAM (靜態(tài)內(nèi)存)、通用I/O 端口、定時(shí)器/計(jì)數(shù)器、中斷控制、CPU 時(shí)鐘鎖相環(huán)(PLL)、ADC (模擬數(shù)字轉(zhuǎn)換器)、DAC (數(shù)字模擬轉(zhuǎn)換器)輸出、UART (同步串行輸入輸出接口)、SIO (串行輸入輸出接口)、低電壓監(jiān)測/低電壓復(fù)位模塊?！痭SP的核心由總線、ALU算術(shù)邏輯運(yùn)算單元、寄存器組、中斷系統(tǒng)及堆棧等部分組成。（CPU），（I/O）。 。 （時(shí)鐘處于停止?fàn)顟B(tài)），耗電僅為2uA/ 。 （數(shù)/模轉(zhuǎn)換）輸出通道。 、時(shí)基、2個(gè)外部時(shí)鐘源輸入和鍵喚醒。 。 132768Hz實(shí)時(shí)時(shí)鐘。 ，并具有自動(dòng)增益控制（AGC）功能。 。 SPCE061A實(shí)物排列圖： SPCE061A的PLCC84封裝引腳。VDD（7腳）PLL鎖相環(huán)電源VSS（9腳）鎖相環(huán)地VSS（124腳）模擬地VSS（3450、62腳）數(shù)字地VDD（136腳）數(shù)字電源注：在PLCC84封裝中，有15個(gè)空余腳，使用時(shí)這15個(gè)空余腳懸浮。 SPCE061A的PLCC84封裝管腳說明三、SPCE061A特性參數(shù)：特性參數(shù)SPCE061A工作電壓最大工作速率CPU16 位SRAM 容量2K字ROM容量(字)32K閃存并行I/O端口AIOA150并行I/O端口BIOB150音頻輸出DAC2中斷源TimerA/B 時(shí)基信號(hào)發(fā)生器 外部中斷 觸鍵喚醒喚醒源IOA70其它中斷定時(shí)器/計(jì)數(shù)器雙16位加計(jì)數(shù)定時(shí)器/計(jì)數(shù)器雙通道PWM輸出UART7通道10位電壓模數(shù)轉(zhuǎn)換器(ADC) 單通道聲音模數(shù)轉(zhuǎn)換器 (ADC)串行SRAM接口具備晶振具備低電壓復(fù)位具備低電壓監(jiān)測具備內(nèi)置ICE接口具備上電復(fù)位具備麥克風(fēng)放大器和自動(dòng)增益控單通道節(jié)電功能具備中斷控制功能具備觸鍵喚醒功能具備 系統(tǒng)特性參數(shù)四、SPCE061A內(nèi)核結(jié)構(gòu)SPCE061A的內(nèi)核由總線、算術(shù)邏輯運(yùn)算單元、寄存器組、中斷系統(tǒng)及堆棧等部分組成。SPCE061A的ALU前面串接有一個(gè)移位器SHIFTER，也就是說，操作數(shù)在經(jīng)過ALU的算數(shù)邏輯操作前可先進(jìn)行移位處理，然后再經(jīng)ALU完成算邏運(yùn)算操作。所以，SPCE061A的指令系統(tǒng)里專有一組復(fù)合式的‘移位算術(shù)邏輯操作’指令；此一條指令完成移位和算術(shù)邏輯操作兩項(xiàng)功能。通用型寄存器包括：R1R4，作為算術(shù)邏輯運(yùn)算的源及目標(biāo)寄存器。SPCE061A單片機(jī)的存儲(chǔ)器有2K字的SRAM（包括堆棧區(qū)）和32K字閃存（FLASH）。前64個(gè)字，即0x00000x003F地址范圍內(nèi)可采用6位地址直接地址尋址方法，尋訪速度為2個(gè)CPU時(shí)鐘周期；其余0x00400x07FF地址范圍內(nèi)存儲(chǔ)器的尋訪速度則為3個(gè)CPU時(shí)鐘周期。堆棧的最大容量范圍限制在2K字RAM內(nèi)，即其地址范圍從0X07FF到0X0000的存儲(chǔ)器范圍中。SPCE061A是一個(gè)用閃存替代掩膜ROM的MTP(多次編程)芯片，具有32K字閃存容量。為了安全起見，不對(duì)用戶開放整體擦除功能。然后，向P_Flash_Ctrl (寫) ($7555H)單元寫入0x5511，來擦除頁的內(nèi)容。這些指令不能被任何其他的操作包括中斷、ICE的單步跟蹤動(dòng)作打斷。如果一些其它的進(jìn)程插入到當(dāng)前的執(zhí)行隊(duì)列里，閃存的狀態(tài)將發(fā)生改變，擦除頁和編程的操作不能再繼續(xù)進(jìn)行。頁大小為0x100。0xFC000xFFFF范圍內(nèi)的地址由系統(tǒng)保留，用戶最好不要用本范圍內(nèi)的地址。全部32K字閃存均可在ICE工作方式下被編程寫入或被擦除。輸入/輸出接口是單片機(jī)與外設(shè)交換信息的通道。輸出端口負(fù)責(zé)向外界輸送由內(nèi)部電路產(chǎn)生的處理結(jié)果、顯示信息、控制命令、驅(qū)動(dòng)信號(hào)等。并行口線路成本較高，但是傳輸速率也很高；與并行口相比，串行口的傳輸速率較低但可以節(jié)省大量的線路成本。這兩個(gè)口的每一位都可通過編程單獨(dú)定義成輸入或輸出口。在那些用電池供電、追求低能耗的應(yīng)用場合，可以應(yīng)用CPU的睡眠模式（通過軟件設(shè)置）以降低功耗，需要時(shí)以按鍵來喚醒CPU，使其進(jìn)入工作狀態(tài)。通常，對(duì)某一位的設(shè)定包括以下3個(gè)基本項(xiàng)：數(shù)據(jù)向量Data、屬性向量Attribution和方向控制向量Direction。3個(gè)端口內(nèi)每個(gè)對(duì)應(yīng)的位組合在一起，形成一個(gè)控制字，用來定義相應(yīng)I/O口位的輸入輸出狀態(tài)和方式。 P_IOA/B_Buffer (讀)P_IOA/B_Date (寫)P_IOA/B_Buffer (寫)P_IOA/B_Dir(讀/寫)P_IOA/B_Attrib(讀/寫)P_IOA/B_Date (讀)數(shù)據(jù)寄存器和邏輯控制上拉下拉I/O管腳 I/O 端口結(jié)構(gòu)方向?qū)傩詳?shù)據(jù)功能是否帶有喚醒功能功能描述000下拉*是**帶下拉電阻的輸入管腳001上拉是**帶上拉電阻的輸入管腳010懸浮是**懸浮式輸入管腳011懸浮否懸浮式輸入管腳***100高電平輸出否帶數(shù)據(jù)反相器的高電平輸出101低電平輸出否帶數(shù)據(jù)反相器的低電平輸出110低電平輸出否帶數(shù)據(jù)緩存器的低電平輸出111高電平輸出否帶數(shù)據(jù)緩存器的高電平輸出注： *：口位默認(rèn)為帶下拉電阻的輸入管腳； **：只有當(dāng)IOA [70]內(nèi)位的控制字為000，001和010時(shí)， 相應(yīng)位才具有喚醒的功能；***：此種懸浮輸入作為ADC IOA[60] 的輸入。當(dāng)A口處于輸入狀態(tài)時(shí)，讀出是讀A口管腳電平狀態(tài)；寫入是將數(shù)據(jù)寫入A口的數(shù)據(jù)寄存器。P_IOA_Buffer (讀/寫) (7001H)A口的數(shù)據(jù)向量單元，用于向數(shù)據(jù)向量寄存器寫入或從該寄存器讀出數(shù)據(jù)。當(dāng)A口處于輸出狀態(tài)時(shí)，寫入輸出數(shù)據(jù)到A口的數(shù)據(jù)寄存器。當(dāng)B口處于輸入狀態(tài)時(shí)，讀出是讀B口管腳電平狀態(tài)； 寫入是將數(shù)據(jù)寫入B口的數(shù)據(jù)寄存器。P_IOB_Buffer(讀/寫)(7006H)B口的數(shù)據(jù)向量單元，用于向數(shù)據(jù)寄存器寫入或從該寄存器內(nèi)讀出數(shù)據(jù)。當(dāng)B口處于輸出狀態(tài)時(shí)，寫入數(shù)據(jù)到B口的數(shù)據(jù)寄存器。：(Fosc)，F(xiàn)osc再經(jīng)過分頻得到CPU時(shí)鐘頻率(CPUCLK)可通過對(duì)P_SystemClock(寫)(7013H)單元編程來控制。用戶可以通過對(duì)P_SystemClock單元編程完成對(duì)系統(tǒng)時(shí)鐘和CPU時(shí)鐘頻率的定義。處于強(qiáng)振模式時(shí)，RTC振蕩器始終運(yùn)行在高耗能的狀態(tài)下。CPU被喚醒后默認(rèn)的時(shí)鐘頻率為Fosc/8，用戶可以根據(jù)需要調(diào)整該值。 (Phase Lock Loop)振蕩器，PLL電路的作用是將系統(tǒng)提供的實(shí)時(shí)時(shí)鐘的基頻(32768Hz)進(jìn)行倍頻，、。時(shí)基信號(hào)發(fā)生器的選頻邏輯TMB1為TimerA的時(shí)鐘源B提供各種頻率選擇信號(hào)并為中斷系統(tǒng)提供中斷源(IRQ6)信號(hào)。SPCE061A提供了兩個(gè)16位的定時(shí)/計(jì)數(shù)器：TimerA和TimerB。TimerA的時(shí)鐘源由時(shí)鐘源A和時(shí)鐘源B進(jìn)行“與”操作而形成；TimerB的時(shí)鐘源僅為時(shí)鐘源A。一方面，它會(huì)作為定時(shí)器中斷信號(hào)傳輸給CPU中斷系統(tǒng)；另一方面，它又會(huì)作為4位計(jì)數(shù)器計(jì)數(shù)的時(shí)鐘源信號(hào)，輸出一個(gè)具有4位可調(diào)的脈寬調(diào)制占空比輸出信號(hào)APWMO或BPWMO(分別從IOB8 和IOB9輸出)，可用來控制馬達(dá)或其它一些設(shè)備的速度。向定時(shí)器的P_TimerA_Data(讀/寫)(700AH)單元或P_TimerB_Data(讀/寫)(700C H)單元寫入一個(gè)計(jì)數(shù)值N后，選擇一個(gè)合適的時(shí)鐘源，定時(shí)器/計(jì)數(shù)器將在所選的時(shí)鐘頻率下開始以遞增方式計(jì)數(shù)N，N+1，N+2，…0xFFFE，0xFFFF。同時(shí)，N值將被重新載入定時(shí)器/計(jì)數(shù)器并重新開始計(jì)數(shù)。時(shí)鐘源A是高頻時(shí)鐘源，來自帶鎖相環(huán)的晶體振蕩器輸出Fosc；時(shí)鐘源B的頻率來自32768Hz實(shí)時(shí)時(shí)鐘系統(tǒng)，也就是說，時(shí)鐘源B可以作為精確的計(jì)時(shí)器。五、SPCE061A中斷系統(tǒng)SPCE061A系列單片機(jī)中斷系統(tǒng)是單片機(jī)中中斷功能較強(qiáng)的一種，它可以提供14個(gè)中斷源，具有兩個(gè)中斷優(yōu)先級(jí)，可實(shí)現(xiàn)兩級(jí)中斷嵌套功能。每一個(gè)中斷源可以用軟件獨(dú)立控制為開或關(guān)中斷狀態(tài)；但中斷級(jí)別不可用軟件設(shè)置。軟件中斷是由軟件指令break產(chǎn)生的中斷。目前SPCE061A定義的異常中斷只有‘復(fù)位’一種。不論什么情況引起復(fù)位，都會(huì)使復(fù)位引腳的電位變低，進(jìn)而使程序指針PC指向由一個(gè)復(fù)位向量（FFF7H）所指的系統(tǒng)復(fù)位程序入口地址。這種中斷的開通/禁止，由相應(yīng)獨(dú)立使能和相應(yīng)的IRQ或FIQ總使能控制。這兩種中斷都有相應(yīng)的總使能。這9個(gè)中斷向量共可安置14個(gè)中斷源供使用，其中有4個(gè)中斷源可安置在FIQ或IRQ0IRQ2中，另有10個(gè)中斷源則可安置在IRQ3IRQ6中。SPCE061A單片機(jī)的中斷系統(tǒng)有14個(gè)中斷源分為兩個(gè)定時(shí)器溢出中斷、兩個(gè)外部中斷、一個(gè)串行口中斷、一個(gè)觸鍵喚醒中斷、7個(gè)時(shí)基信號(hào)中斷、PWM音頻輸出中斷。在IRQ中斷中，只是中斷查詢有先后，不能進(jìn)行中斷嵌套。中斷響應(yīng)過程從中斷請(qǐng)求發(fā)生到被響應(yīng),從中斷響應(yīng)到轉(zhuǎn)向執(zhí)行中斷服務(wù)程序,完成中斷所要求的操作任務(wù),是一個(gè)復(fù)雜的過程。SPCE061A把所有的中斷請(qǐng)求都匯集到P_INT_Ctrl和P_UART_Command2（該寄存器用于檢測串行傳輸中斷標(biāo)志位）寄存器中。SPCE061A中斷查詢發(fā)生在每一個(gè)指令周期結(jié)束后，按中斷優(yōu)先級(jí)順序?qū)χ袛嗾?qǐng)求進(jìn)行查詢，即先查詢高級(jí)中斷后，再查詢低級(jí)中斷，即先查詢FIQ再查詢IRQ，同級(jí)中斷按IRQ0→IRQ1→IRQ2→IRQ3→IRQ4→IRQ5→IRQ6→UART的順序查詢。因?yàn)橹袛嗾?qǐng)求是隨機(jī)的發(fā)生的，CPU無法預(yù)先得知，因此在程序執(zhí)行過程中，中斷查詢要在每個(gè)指令結(jié)束后不停的進(jìn)行。中斷響應(yīng)的主要內(nèi)容可以理解為是硬件自動(dòng)生成一條調(diào)用指令，其格式為CALL addR16，這里的addR16就是存儲(chǔ)器中斷區(qū)中相應(yīng)中斷入口地址。中斷響應(yīng)是有條件的，并不是查詢到所有中斷請(qǐng)求都能被立即響應(yīng)，當(dāng)存在下列情況時(shí)，中斷響應(yīng)被封鎖：CPU正處在為一個(gè)同級(jí)或高級(jí)的中斷服務(wù)中。中斷響應(yīng)的時(shí)間應(yīng)首先從中斷信號(hào)出現(xiàn)到CPU響應(yīng)的時(shí)間與CPU響應(yīng)中斷信號(hào)到進(jìn)入中斷服務(wù)程序的時(shí)間之和。一般指令周期最長為182個(gè)時(shí)鐘周期，原因是累乘加指令需要的時(shí)間最長為182個(gè)