【正文】 模塊（CLBConfigurable Logic Block）、輸入/輸出模塊（IOBI/O Block）和互連資源（IR—Interconnect Resource）。CLB中3個(gè)邏輯函數(shù)發(fā)生器分別是G、F和H，相應(yīng)的輸出是G’ 、F’和H’。這兩個(gè)函數(shù)發(fā)生器是完全獨(dú)立的，均可以實(shí)現(xiàn)4輸入變量的任意組合邏輯函數(shù)。這個(gè)函數(shù)發(fā)生器能實(shí)現(xiàn)3輸入變量的各種組合函數(shù)。CLB中有許多不同規(guī)格的數(shù)據(jù)選擇器（四選一、二選一等），通過(guò)對(duì)CLB內(nèi)部數(shù)據(jù)選擇器的編程，邏輯函數(shù)發(fā)生器G、F和H的輸出可以連接到CLB輸出端X或Y，并用來(lái)選擇觸發(fā)器的激勵(lì)輸入信號(hào)、時(shí)鐘有效邊沿、時(shí)鐘使能信號(hào)以及輸出信號(hào)。CLB中的邏輯函數(shù)發(fā)生器F和G均為查找表結(jié)構(gòu)，其工作原理類似于ROM。另一方面，邏輯函數(shù)發(fā)生器F和G還可以作為器件內(nèi)高速RAM或小的可讀寫(xiě)存儲(chǔ)器使用，它由信號(hào)變換電路控制。IOB提供了器件引腳和內(nèi)部邏輯陣列之間的連接。每個(gè)IOB控制一個(gè)引腳，它們可被配置為輸入、輸出或雙向I/O功能。緩沖器的輸出分成兩路：一路可以直接送到MUX，另一路經(jīng)延時(shí)幾納秒（或者不延時(shí)）送到輸入通路D觸發(fā)器，再送到數(shù)據(jù)選擇器。當(dāng)IOB控制的引腳被定義為輸出時(shí)，CLB陣列的輸出信號(hào)OUT也可以有兩條傳輸途徑：一條是直接經(jīng)MUX送至輸出緩沖器，另一條是先存入輸出通路D觸發(fā)器，再送至輸出緩沖器。CLBCLBCLBCLBCLBBCLBCLBCLBCLBCLBCLBCLBCLBBCLBCLBCLB可編程開(kāi)關(guān)矩輸入輸出模塊互連資源圖21 CLB基本結(jié)構(gòu)。IR主要由許多金屬線段構(gòu)成，這些金屬線段帶有可編程開(kāi)關(guān)，通過(guò)自動(dòng)布線實(shí)現(xiàn)各種電路的連接。目前這種高層次的設(shè)計(jì)方法已被廣泛采用。CPLD/FPGA系統(tǒng)設(shè)計(jì)的工作流程如圖22所示。，這是設(shè)計(jì)中最為普遍的輸入方式。這一步驟適用于大型設(shè)計(jì)，因?yàn)閷?duì)于大型設(shè)計(jì)來(lái)說(shuō)，在綜合前對(duì)源代碼仿真，就可以大大減少設(shè)計(jì)重復(fù)的次數(shù)和時(shí)間。在Quartus II用VHDL實(shí)現(xiàn)新建如圖23所示圖23新建vhdl，生成門(mén)級(jí)描述的網(wǎng)絡(luò)表文件，這是將高層次描述轉(zhuǎn)化為硬件電路的關(guān)鍵步驟。，仿真過(guò)程不涉及具體器件的硬件特性，是較為粗略的。，包括底層器件配置、邏輯分割、邏輯優(yōu)化和布局布線。根據(jù)適配后的仿真模型，可以進(jìn)行適配后時(shí)序仿真，因?yàn)橐呀?jīng)得到器件的實(shí)際硬件特性（如時(shí)延特性），所以仿真結(jié)果能比較精確的預(yù)期未來(lái)芯片的實(shí)際性能。最后將適配器產(chǎn)生的器件編程文件通過(guò)編程器或下載電纜載入到目標(biāo)芯片CPLD/FPGA中。CPLD/FPGA軟件設(shè)計(jì)可分為兩大塊：編程語(yǔ)言和編程工具。具體的設(shè)計(jì)輸入方式有以下幾種：。用這種方式描述的項(xiàng)目最后所能達(dá)到的性能與設(shè)計(jì)人員的水平、經(jīng)驗(yàn)以及綜合軟件有很大的關(guān)系?？梢苑譃殡娐吩韴D描述，狀態(tài)機(jī)描述和波形描述3種形式。MAX+plusII 圖形輸入方式只支持電路原理圖描述和波形描述兩種。一般大都使用成熟的IP核和中小規(guī)模集成電路所搭成的現(xiàn)成電路，整體放到一片可編程邏輯器件的內(nèi)部去，所以硬件工作速度和芯片利用率很高，但是但項(xiàng)目很大的時(shí)候，該方法就顯得有些繁瑣；狀態(tài)機(jī)描述主要用來(lái)設(shè)計(jì)基于狀態(tài)機(jī)思想的時(shí)序電路。由于狀態(tài)機(jī)到HDL語(yǔ)言有一種標(biāo)準(zhǔn)的對(duì)應(yīng)描述方式，所以這種輸入方式最后所能達(dá)到的工作速度和芯片利用率主要取決于綜合軟件；波形描述方式是基于真值表的一種圖形輸入方式，直接描述輸入與輸出的波形關(guān)系。 RS232概述EIA RS232C 是由美國(guó)電子工業(yè)協(xié)會(huì) EIA（Electronic Industry Association）在1969年頒布的一種串行物理接口標(biāo)準(zhǔn)。RS232C 總線標(biāo)準(zhǔn)設(shè)有25條信號(hào)線，包括一個(gè)主通道和一個(gè)輔助通道。 RS232C 標(biāo)準(zhǔn)規(guī)定的數(shù)據(jù)傳輸速率為每秒150、300、600、1200、2400、4800、9600、19200波特。傳輸距離短的另一原因是RS232屬單端信號(hào)傳送，存在共地噪聲和不能抑制共模干擾等問(wèn)題，因此一般用于20m以內(nèi)的通信。但都是在RS232標(biāo)準(zhǔn)的基礎(chǔ)上經(jīng)過(guò)改進(jìn)而形成的。RS232C標(biāo)準(zhǔn)是美國(guó)EIA(電子工業(yè)聯(lián)合會(huì)）與BELL等公司一起開(kāi)發(fā)的1969年公布的通信協(xié)議。這個(gè)標(biāo)準(zhǔn)對(duì)串行通信接口的有關(guān)問(wèn)題，如信號(hào)線功能、電器特性都作了明確規(guī)定。RS232C 標(biāo)準(zhǔn)（協(xié)議）的全稱是 EIARS232C 標(biāo)準(zhǔn)，其中EIA (Electronic Industry Association)代表美國(guó)電子工業(yè)協(xié)會(huì)，RS（remeded standard）代表推薦標(biāo)準(zhǔn)，232是標(biāo)識(shí)號(hào)，C代表RS232的最新一次修改（1969），在這之前，有RS232B、RS232A。例如，目前在IBM PC機(jī)上的COMCOM2接口，就是RS232C接口。 　　在TxD和RxD上： 　　邏輯1(MARK)=3V～15V 　　邏輯0(SPACE)=+3～+15V 　　在RTS、CTS、DSR、DTR和DCD等控制線上： 　　信號(hào)有效（接通，ON狀態(tài)，正電壓）＝+3V～+15V 　　信號(hào)無(wú)效（斷開(kāi)，OFF狀態(tài)，負(fù)電壓)=3V～15V 　　以上規(guī)定說(shuō)明了RS232C標(biāo)準(zhǔn)對(duì)邏輯電平的定義。(3～15)V之間。因此，為了能夠同計(jì)算機(jī)接口或終端的TTL器件連接，必須在EIA RS232C 與TTL電路之間進(jìn)行電平和邏輯關(guān)系的變換。目前較為廣泛地使用集成電路轉(zhuǎn)換器件，如MC148SN75150芯片可完成TTL電平到EIA電平的轉(zhuǎn)換，而MC148SN75154可實(shí)現(xiàn)EIA電平到TTL電平的轉(zhuǎn)換。 RS232連接器的機(jī)械特性　　連接器：由于RS232C并未定義連接器的物理特性，因此，出現(xiàn)了DB2DB15和DB9各種類型的連接器，其引腳的定義也各不相同。 　?。?）DB25： PC和XT機(jī)采用DB25型連接器。 　　（2）DB9： 　　在AT機(jī)及以后，不支持20mA電流環(huán)接口，使用DB9連接器，作為提供多功能I/O卡或主板上COM1和COM2兩個(gè)串行接口的連接器。DB25型連接器的引腳分配與DB25型引腳信號(hào)完全不同。 　　電纜長(zhǎng)度：在通信速率低于20kb/s時(shí)，RS232C 所直接連接的最大物理距離為15m（50英尺）?？梢?jiàn)這個(gè)最大的距離是在碼元畸變小于4%的前提下給出的。 RS232的接口信號(hào)　　RS232 的功能特性定義了25芯標(biāo)準(zhǔn)連接器中的20根信號(hào)線，其中2條地線、4條數(shù)據(jù)線、11條控制線、3條定時(shí)信號(hào)線，剩下的5根線作備用或未定義。 　　數(shù)據(jù)終端準(zhǔn)備好(Data terminal readyDTR)——有效時(shí)（ON）狀態(tài)，表明數(shù)據(jù)終端可以使用。這兩個(gè)設(shè)備狀態(tài)信號(hào)有效，只表示設(shè)備本身可用，并不說(shuō)明通信鏈路可以開(kāi)始進(jìn)行通信了，能否開(kāi)始進(jìn)行通信要由下面的控制信號(hào)決定。它用來(lái)控制MODEM是否要進(jìn)入發(fā)送狀態(tài)。當(dāng)MODEM已準(zhǔn)備好接收終端傳來(lái)的數(shù)據(jù)，并向前發(fā)送時(shí)，使該信號(hào)有效，通知終端開(kāi)始沿發(fā)送數(shù)據(jù)線TxD發(fā)送數(shù)據(jù)。在全雙工系統(tǒng)中，因配置雙向通道，故不需要RTS/CTS聯(lián)絡(luò)信號(hào)，使其變高。當(dāng)本地的MODEM收到由通信鏈路另一端（遠(yuǎn)地）的MODEM送來(lái)的載波信號(hào)時(shí)，使RLSD信號(hào)有效，通知終端準(zhǔn)備接收，并且由MODEM將接收下來(lái)的載波信號(hào)解調(diào)成數(shù)字兩數(shù)據(jù)后，沿接收數(shù)據(jù)線RxD送到終端。 　　振鈴指示(RingingRI)——當(dāng)MODEM收到交換臺(tái)送來(lái)的振鈴呼叫信號(hào)時(shí)，使該信號(hào)有效（ON狀態(tài)），通知終端，已被呼叫。 　　接收數(shù)據(jù)(Received dataRxD)——通過(guò)RxD線終端接收從MODEM發(fā)來(lái)的串行數(shù)據(jù)，(DCE→DTE)。 　　上述控制信號(hào)線何時(shí)有效，何時(shí)無(wú)效的順序表示了接口信號(hào)的傳送過(guò)程。若DTE要發(fā)送數(shù)據(jù)，則預(yù)先將DTR線置成有效(ON)狀態(tài)，等CTS線上收到有效(ON)狀態(tài)的回答后，才能在TxD線上發(fā)送串行數(shù)據(jù)。 　　2個(gè)數(shù)據(jù)信號(hào)：發(fā)送TXD；接收RXD。 　　6個(gè)控制信號(hào)： 　　DSR 數(shù)傳發(fā)送準(zhǔn)備好，Data Set Ready。 　　RTS DTE請(qǐng)求DCE發(fā)送（Request To Send）。 　　DCD 數(shù)據(jù)載波檢測(cè)（Data Carrier Detection），當(dāng)本地DCE設(shè)備（Modem）收到對(duì)方的DCE設(shè)備送來(lái)的載波信號(hào)時(shí)，使DCD有效，通知DTE準(zhǔn)備接收， 并且由DCE將接收到的載波信號(hào)解調(diào)為數(shù)字信號(hào)， 經(jīng)RXD線送給DTE。 　　由于RS232接口標(biāo)準(zhǔn)出現(xiàn)較早，難免有不足之處，主要有以下四點(diǎn)： 　 （1）接口的信號(hào)電平值較高，易損壞接口電路的芯片，又因?yàn)榕cTTL電平不兼容故需使用電平轉(zhuǎn)換電路方能與TTL電路連接。 　 （3）接口使用一根信號(hào)線和一根信號(hào)返回線而構(gòu)成共地的傳輸形式，這種共地傳輸容易產(chǎn)生共模干擾，所以抗噪聲干擾性弱。3 RS232串口通信控制器硬件設(shè)計(jì)方案 在RS232串口通信控制器設(shè)計(jì)中，一共包括鎖相環(huán)，模式選擇，接受模塊和發(fā)送模塊設(shè)計(jì)四部分。從而能穩(wěn)定鎖住輸入信號(hào)的相位，故名鎖相環(huán)。圖31 鎖相環(huán)設(shè)計(jì)流程鎖相環(huán)由鑒相器、環(huán)路濾波器和壓控振蕩器組成。誤差電壓中的噪聲和干擾成分被低通性質(zhì)的環(huán)路濾波器濾除 ，形成壓控振蕩器（VCO）的控制電壓。振蕩頻率拉向環(huán)路輸入信號(hào)頻率，當(dāng)二者相等時(shí)，環(huán)路被鎖定 。②可以使時(shí)鐘倍頻增加，例如從圖中的25MHz變成50MHz③可以使時(shí)鐘的相位穩(wěn)定 模式選擇模塊設(shè)計(jì)圖32 模式選擇設(shè)計(jì)流程模式選擇模塊實(shí)現(xiàn)對(duì)于按鍵模式輸入進(jìn)行判斷，對(duì)于不同輸入命令，進(jìn)行解析，得到發(fā)送與接收使能模式輸出，使功能實(shí)現(xiàn)時(shí)分操作的目的。模式選擇模塊實(shí)現(xiàn)“軟件開(kāi)關(guān)”的作用，在每一功能時(shí)刻，保證串口控制器工作在一種模式之中，防止軟件程序“競(jìng)爭(zhēng)”，從而造成“死鎖”現(xiàn)象發(fā)生，充分保證設(shè)計(jì)的安全性與運(yùn)行的可靠性。串口接收模塊，輸入控制信號(hào)分為：1． 16位波特率分頻系數(shù)輸入端：其值表示對(duì)于系統(tǒng)50Mhz時(shí)鐘分頻的結(jié)果，實(shí)現(xiàn)對(duì)于不同波特率產(chǎn)生的分頻輸入，可以方便調(diào)節(jié)不同模式下的波特率，實(shí)現(xiàn)參數(shù)化設(shè)計(jì)。3． 2位校驗(yàn)位輸入控制位：當(dāng)前輸入表示串口控制協(xié)議中，校驗(yàn)?zāi)Ｊ降倪x擇，其中 “01”表示奇數(shù)校驗(yàn)，“10” 表示偶數(shù)校驗(yàn)，“11” 表示無(wú)校驗(yàn)，“00”表示當(dāng)前設(shè)置無(wú)效。串口接收模塊，輸出控制信號(hào)分為：1． 數(shù)據(jù)有效信號(hào)：0表示數(shù)據(jù)無(wú)效，1表示數(shù)據(jù)有效2． 并行9位輸出數(shù)據(jù)：表示當(dāng)前串口協(xié)議解釋后，7至9位并行數(shù)據(jù)輸出。發(fā)送模塊設(shè)計(jì)與接收模塊類似，依然針對(duì)波特率，數(shù)據(jù)位，校驗(yàn)位，停止位進(jìn)行控制，實(shí)現(xiàn)全雙向的串口通信控制功能。2． 2位數(shù)據(jù)位輸入控制位：當(dāng)前輸入表示串口控制協(xié)議中，數(shù)據(jù)位的寬度，其中“01”表示數(shù)據(jù)位為7位，“10”表示數(shù)據(jù)位為8位，“11”表示數(shù)據(jù)位為9位，“00”表示當(dāng)前設(shè)置無(wú)效。 4． 1位停止位輸入控制：當(dāng)前輸入表示串口控制協(xié)議中，停止位的模式選擇，其中“0”表示1位停止位，“1”表示2位停止位。4 RS232控制器軟件設(shè)計(jì)本設(shè)計(jì)基于VHDL語(yǔ)言設(shè)計(jì)，實(shí)現(xiàn)了基于FPGA的硬件邏輯設(shè)計(jì)，從設(shè)計(jì)方式上，具有高度的靈活性，與可移植性，便于系統(tǒng)二次開(kāi)發(fā)與項(xiàng)目集成整合，符合未來(lái)發(fā)展趨勢(shì)。 模式選擇模塊軟件設(shè)計(jì) 模式選擇模塊整體工作流程如圖41所示：圖41模式判斷模塊工作流程模式判斷模塊的軟件程序，主要包括以下實(shí)體部分：entity mode_sel isport( clr: in std_logic。 mode_sel: in std_logic_vector(1 downto 0)。 send_enable : out std_logic )。其仿真波形圖，如圖42所示：圖42模式判斷模塊仿真波形圖 接收模塊軟件設(shè)計(jì)當(dāng)模式判斷為接收模塊，就先要對(duì)接收來(lái)的數(shù)據(jù)進(jìn)行判斷。第二步在一起正常的時(shí)候就進(jìn)行起始位寄存器，先判斷起始位，判斷起始位幾個(gè)周期，一般只有1到2位起始位；然后進(jìn)入數(shù)據(jù)寄存器，判斷有幾位數(shù)據(jù)（一般是810個(gè)），‘01’表示7位，‘10’表示8位，‘11’表示9位，‘00’表示無(wú)效，然后輸出數(shù)據(jù)，7至9位并行數(shù)據(jù)輸出；再進(jìn)入校驗(yàn)寄存器，如果是‘01’表示奇數(shù)校驗(yàn)，‘10’表示偶數(shù)校驗(yàn)，‘11’表示無(wú)校驗(yàn)，‘00’表示無(wú)效；最后到停止位寄存器，判斷停止位有多長(zhǎng)，‘0’表示1位，‘1’表示2位。接收模塊的軟件程序，主要包括以下實(shí)體部分：entity rec_judge isport( clr: in std_logic。 judge_enable: in std_logic。 baud_rate : in std_logic_vector(15 downto 0)。 check_bit : in std_logic_vector(1 downto 0)。 data_valid : out std_logic data_output: out std_logic_vector(8 downto 0)、 )。其中，clr為復(fù)位信號(hào)輸入，clk為50Mhz系統(tǒng)時(shí)鐘輸入，judge_enable為接收使能控制信號(hào)輸入，data_input為串行輸入數(shù)據(jù)。具體過(guò)程：第一步輸入數(shù)據(jù)產(chǎn)生波特率（表示對(duì)于時(shí)鐘的分頻）， 產(chǎn)生波特率時(shí)鐘然后進(jìn)入數(shù)據(jù)指示，‘0’表示數(shù)據(jù)無(wú)效，‘1’表示數(shù)據(jù)有效；如果有效就進(jìn)入指示模塊工作啟示。第三步實(shí)現(xiàn)把并行數(shù)據(jù)轉(zhuǎn)換成串行數(shù)據(jù)，將其數(shù)據(jù)進(jìn)行打包，最后把打包的數(shù)據(jù)進(jìn)行輸出，然后就結(jié)束。 clk: i