【正文】
值應為( )。A. 與門 B. 或門C. 非門 D. 與非門7. 將D觸發(fā)器改造成T觸發(fā)器,圖1所示電路中的虛線框內(nèi)應是( )。 A.與項相或 B. 最小項相或 C. 最大項相與 ,的反函數(shù)為( )。A.01010101 3.補碼1.1000的真值是( )。數(shù)字電路與邏輯設計(A卷)班級 學號 姓名 成績 一.單項選擇題(每題1分,共10分)1.表示任意兩位無符號十進制數(shù)需要( )二進制數(shù)。A.6 B.7 C.8 D.9 2.余3碼10001000對應的2421碼為( )。A. + B. C. D. 0. 10004.標準或與式是由( )構(gòu)成的邏輯表達式。A. B. C. D. 6.下列四種類型的邏輯門中,可以用( )實現(xiàn)三種基本運算。 圖1A. 或非門 B. 與非門 C. 異或門 D. 同或門8.實現(xiàn)兩個四位二進制數(shù)相乘的組合電路,應有( )個輸出函數(shù)。A.JK=00 B. JK=01 C. JK=10 D. JK=11 10.設計一個四位二進制碼的奇偶位發(fā)生器(假定采用偶檢驗碼),需要( )個異或門。每題2分,共10分)1.原碼和補碼均可實現(xiàn)將減法運算轉(zhuǎn)化為加法運算。 ( )3.化簡完全確定狀態(tài)表時,最大等效類的數(shù)目即最簡狀態(tài)表中的狀態(tài)數(shù)目。 ( )5. 圖2所示是一個具有兩條反饋回路的電平異步時序邏輯電路。A.0.0……0 ; B.1.0……0 ;C.0.1……1 ; D.1.1……1 2.邏輯函數(shù)F=A⊕B和G=A⊙B滿足關(guān)系( )。A. B. 1 C. D. 4.設兩輸入或非門的輸入為x和y,輸出為z ,當z為低電平時,有( )。A.真值表 B. 流程表C.邏輯表達式 D. 狀態(tài)圖 四. 函數(shù)化簡題(10分)1.用代數(shù)法求函數(shù) 的最簡“與或”表達式。(6分)五.設計一個將一位十進制數(shù)的