eda課程設計基于fpga的任意波形發(fā)生器-在線瀏覽
2025-08-06 14:05本頁面
【正文】 nience features in the system reconfiguration to Verilog HDL design language, the hardware functions to software design to describe and improve the integration of products and shorten the development cycle. Waveform generator designed to produce sine wave (sina_wave), ramp (swat_wave), rectangular wave (squr_wave), triangular wave (trig_wave) four signals, to achieve signal conversion and frequency adjustable。我們設計了一種基于 FPGA 芯片的任意波形發(fā)生器，充分利用了 FPGA 強大的邏輯功能，實現了利用單片 FPGA 芯片控制整個系統(tǒng)的方案。任意波形發(fā)生器的主要功能包括：（1）函數發(fā)生功能 基礎實驗中，為了驗證電路功能、穩(wěn)定性和可靠性，需要給它施加理想波形，任意波形發(fā)生器能替代函數發(fā)生器提供正弦波、方波、三角波、鋸齒波等波形，還具有各種調制和掃頻能力。（2）任意波形生成運行在實際電子環(huán)境中的設備，由于各種干擾的存在以及環(huán)境的變化，實際電路中往往存在各種信號缺陷和瞬變信號，例如過脈沖、尖峰、阻尼瞬變、頻率突變等。（3）信號還原功能在一些軍事、航空等領域，有些電路運行環(huán)境很難估計，在設計完成之后，在現實環(huán)境中還需要更進一步的實驗驗證，而有些實驗的成本很高或者風險性很大（如飛機試飛時發(fā)動機的運行情況） ，人們不可能重復作實驗來判斷所設計綜合實踐2產品的可行性和穩(wěn)定性。在做一些高耗費、高風險實驗時，可以通過數字示波器把實際中用到的實際波形記錄下來，再通過計算機接口下載到任意波形發(fā)生器，通過任意波形發(fā)生器還原實驗中的實際波形并加到設計電路中，做進一步的實驗驗證工作。目前市場上的任意波形發(fā)生器主要采用直接數字合成（Direct Digital Synthesuzer，DDS）技術，這種波形發(fā)生器不僅可以產生可變頻的載頻信號、各種調制信號，同時還能和計算機配合產生用戶自定義的有限帶寬的任意信號，可以為多種領域的測試提供寬帶寬、高分辨率的測試信號 [1]。（2）PC 總線式PC（Personal Computer）總線式是將任意波形發(fā)生器板卡直接插在 PC 機的總線擴展槽或通過外部接口連接到 PC 總線上，利用 PC 機來控制任意波形發(fā)生器的工作狀態(tài)，其優(yōu)點是可以充分利用 PC 機的軟硬件資源，在波形數據處理、波形參數修改方面，計算機有明顯的優(yōu)勢。從發(fā)展狀況來看，國外任意波形發(fā)生器的研制及生產技術已經較為成熟。Tektronix 公司的獨立結構任意波形發(fā)生器 AFG3000 系列功能完善，人機界面友好，操作方便，可以以多種方式連接到PC 機上，其最高采樣率能達到 2GS/s，輸出信號最高頻率為 240MHz，任意波頻綜合實踐3率 50MHz，并配備的強大的波形編輯軟件 ArbExpress，用戶可以方面地創(chuàng)建和編輯自己的波形。我國研制任意波形發(fā)生器是從上世紀 90 年代開始的，近年來有一批本土廠商奮起直追，并取得了可喜的成果。以 FPGA 自身資源為基礎，制作一個簡易綜合電子實驗儀，具有信號源、測量儀表等功能。 一 片 FPGA 芯 片 就 可 以實 現 數 百 片 甚 至 更 多 個 標 準 數 字 集 成 電 路 所 實 現 的 系 統(tǒng) 。 其 速 度 快 ， 功 耗 低 ，通 用 性 強 ， 特 別 適 用 于 復 雜 系 統(tǒng) 的 設 計 。 鑒 于 高 頻 疲 勞 試 驗 機 控 制 器 控 制 規(guī) 模 比 較 大 ， 功 能 復 雜 ， 故 我 們 在 研 制 過程 中 ， 在 傳 統(tǒng) 試 驗 機 控 制 器 的 基 礎 上 ， 通 過 FPGA 技 術 及 微 機 技 術 兩 者 的 結合 ， 來 全 面 提 升 控 制 器 系 統(tǒng) 的 性 能 ， 使 整 機 的 工 作 效 率 、 控 制 精 度 和 電 氣 系統(tǒng) 可 靠 性 得 到 了 提 高 ， 且 操 作 方 便 而 又 不 乏 技 術 的 先 進 性 。 Verilog HDL可 以 用 來 進 行 各 種 層 次 的 邏 輯 設 計 ， 也 可 以 進 行 數 字 系 統(tǒng) 的 邏 輯 綜 合 ， 仿真 驗 證 和 時 序 分 析 ， Verilog HDL 進 行 設 計 最 大 的 優(yōu) 點 是 其 工 藝 無 關 性 ． 這使 得 工 程 師 在 功 能 設 計 ， 邏 輯 驗 證 階 段 可 以 不 必 過 多 考 慮 門 級 及 工 藝 實 現 的具 體 細 節(jié) ， 只 需 根 據 系 統(tǒng) 設 計 的 要 求 施 加 不 同 的 約 束 條 件 ， 即 可 設 計 出 實 際電 路 ．Verilog 是 由 en:Gateway Design Automation 公 司 于 大 約 1984 年 開 始 發(fā)展 。 現 在 Cadence 對 于 Gateway 公 司 的 Verilog 和 綜合實踐5VerilogXL 模 擬 器 擁 有 全
環(huán)評公示相關推薦
鄂ICP備17016276號-1