門級(jí)與結(jié)構(gòu)建模ppt課件-在線瀏覽
2025-06-24 06:08本頁面
【正文】 r, xnor ?多輸出門： buf（緩沖門） , not（非門） ?三態(tài)門： bufif0, bufif1, notif0,notif1。 ? 上拉、下拉電阻： pullup, pulldown ? MOS開關(guān)： cmos, nmos, pmos, rcmos, rnmos, rpmos ? 雙向開關(guān)： tran,tranif0, tranif1, rtran, rtranif0, rtranif1 第三講 門級(jí)與結(jié)構(gòu)建模 西安郵電學(xué)院通信工程系 多輸入門 ?多輸入門具有單個(gè)輸出， 2個(gè)或多個(gè)輸入，如圖： ?多輸入門實(shí)例語句語法： gate_type instance_name（ output,input1,… ,inputN)。 and U2(out1, a, b, c, d)。 nand U4 (out1, a, b, c)。 同類門實(shí)例引用簡(jiǎn)化方式 第三講 門級(jí)與結(jié)構(gòu)建模 西安郵電學(xué)院通信工程系 或非門 (nor) 或非門真值表： 實(shí)例引用： nor U7(out,in1,in2)； nor U8 (out1, out, b, c)。 in1信號(hào)連接到 UU10的輸入端口 第三講 門級(jí)與結(jié)構(gòu)建模 西安郵電學(xué)院通信工程系 異或非門 (xnor) 異或門真值表： 實(shí)例引用： xnor U11(out,in1,in2)； xor (out1, out, b, c)。 多輸入門 輸出 1 輸出 n 輸入 門類型 實(shí)例名 可選 多輸出 單輸入 第三講 門級(jí)與結(jié)構(gòu)建模 西安郵電學(xué)院通信工程系 內(nèi)建多輸出門 名稱 關(guān)鍵字 圖標(biāo) 名稱 關(guān)鍵字 圖標(biāo) 緩沖門 buf 非門 not 真值表 ： 實(shí)例引用： buf B1 ( F1, F2, F3, F4, CLK)。 clk F2 F1 F3 F4 第三講 門級(jí)與結(jié)構(gòu)建模 西安郵電學(xué)院通信工程系 內(nèi)建三態(tài)門 名稱 關(guān)鍵字 圖標(biāo) 名稱 關(guān)鍵字 圖標(biāo) 高有效三態(tài)門 bufif1 高有效 三態(tài)非門 notif1 低有效三態(tài)門 bufif0 低有效 三態(tài)非門 notif0 三態(tài)門實(shí)例語句語法： gate_type instance_name（ output,input,control)。 output Z。 //端口說明 wire T1,T2, T3, T4。 not (S0bar , S0) , // 2個(gè)非門 (S1bar , S1) 。 // 1個(gè)或門 endmodule 第三講 門級(jí)與結(jié)構(gòu)建模 西安郵電學(xué)院通信工程系 門延遲 ?在實(shí)際電路中任何一個(gè)邏輯門輸入到輸出都有延遲。 ?帶有延遲定義的門實(shí)例引用的語法如下： gate_type [delay] [instance_name] (terminal_ list)。 因?yàn)闆]有定義時(shí)延，門時(shí)延為 0。 所有時(shí)延均為 6，即上升時(shí)延和下降時(shí)延都是 6。上升時(shí)延被定義為 3，下降時(shí)延為 5，轉(zhuǎn)換到 x的時(shí)延是3和 5中間的最小值，即 3。上升時(shí)延為 2，下降時(shí)延為 8，截止時(shí)延為 6，轉(zhuǎn)換到 x的時(shí)延是 8和 6中的最小值，即 2。 ?門延遲變化采用 min : typ : max 形式定義如下： minimum: typical: maximum ?最小值、典型值和最大值延遲實(shí)例引用： nand (2:3:4, 5:6:7) (Pout, Pin1, Pin2) 。 ?延遲時(shí)間單位由 ’ timescale 編譯器指令設(shè)定。 output Z。 //端口說明 wire T1,T2, T3, T4。 not U5 (S0bar , S0) , // 2個(gè)非門 U6 (S1bar , S1) 。 // 1個(gè)或門 endmodule 第三講
教學(xué)課件相關(guān)推薦
鄂ICP備17016276號(hào)-1