深入詳解邏輯門電路-在線瀏覽
2025-06-17 01:56本頁面
【正文】 導(dǎo)通 電位被嵌 在 全反偏 ?1V 截止 +5V F R4 R2 R1 3k T2 R5 R3 T3 T4 T1 T5 b1 c1 A B C ? ? ? ? ? ? ? ? 20 2. 輸入全為高電平（ ）時 +5V F R2 R1 3k T2 R3 T1 T5 b1 c1 A B C 全反偏 “1” 飽和 uF= ? ? CBAF ???21 一、電壓傳輸特性 （輸入電壓與輸出電壓的關(guān)系曲線） TTL與非門的電壓傳輸特性及抗干擾能力 測試電路 +5V ui u0 22 UOH () UOL () 傳輸特性曲線 輸出高電平 uO(V) ui(V) 1 2 3 輸出低電平 理想的傳輸特性 u0(V) ui(V) 1 2 3 UOH “1” UOL “0” 閾值 UT= 截 止 區(qū) 放大 區(qū) 過渡區(qū) 飽和區(qū) 23 二、主要參數(shù) uO(V) ui(V) 1 2 3 1）輸出高電平 UOH、輸出低電平 UOL UOH UOL UOH? UOL ? 便認為合格。 uiUT時，認為 ui是高電平。 故相當(dāng)于輸入端 接高電平 。 ★ ★ iI /mA vI /V 40uA R1 4kΩ T1 VCC be2 be5 VB1= 29 二、輸出特性 （輸出電壓隨負載電流的變化情況） 輸出高電平時， T4導(dǎo)通， T5截止 , 電流流出門： 拉電流 從圖上看，負載電流為 10mA時 ,電平下降不多，但考慮到功耗，實際使用時負載電流不能超過 RL↓→ | iL |↑ → vR4 ↑ → VOH↓ ★ RL VOH iL VCC R4 T3 R2 T4 R5 iL /mA 20 30 10 VOH /V 40 30 RL↓→iL ↑→T 5 飽和程度 ↓→ vCE5 ↑→ VOL ↑ 輸出低電平時， T4截止， T5飽和 VCC R3 VOL T5 iL RL 電流流進門： 灌電流 為了保證輸出為低電平，實際使用時灌電流不能超過 16mA ★ iL /mA 20 30 10 VOL /V 50 40 31 三、帶負載能力 ？ 1. 前后級之間電流的聯(lián)系 32 R1 T1 +5V 前級輸出為 高電平時 前級 后級 反偏 前級流出 電流 IOH（拉電流） +5V R4 R2 R5 T3 T4 ? ? ? ? ? 33 前級輸出為 低電平時 R1 T1 +5V 前級 后級 流入前級的電流IOL (灌電流 ) +5V R2 R1 3k T2 R3 T1 T5 b1 c1 ? ? ? 34 名稱及符號 含義 輸入低電平電流 IiL 輸入為低電平時流入輸入端的電流 1 .4mA 。 IOL及其極限 IOL （ max ） 當(dāng) IOL IOL (max )時 ， 輸出不再是低電平。 關(guān)于電流的技術(shù)參數(shù) 35 2. 扇出系數(shù) 驅(qū)動同類門的最大數(shù)目。 由于 IOL、 IOH的限制，每個門電路輸出端所帶同類門電路的個數(shù)，稱為 扇出系數(shù) 。 38 四、 輸入端負載特性 （輸入端通過電阻 R接地） R ui 輸入端 “ 1”,“0”？ +5V F R4 R2 R1 3k T2 R5 R3 T3 T4 T1 T5 b1 c1 A B C ? ? ? ? ? ? ? 39 R較小時 R較小時， uiUT 相當(dāng)輸入低電平 ，所以輸出為高電平。 RR?? 3)V(R臨界 =? R ui +5V F R4 R2 R1 3k T2 R5 R3 T3 T4 T1 T5 b1 c1 A B C ? ? ? ? ? ? 41 1. 懸空的輸入端相當(dāng)于接高電平。 42 TTL與非門的動態(tài)特性 一、傳輸延遲時間 輸出電平的變化落后于輸入電平的變化。 vI vO t t tPHL tPLH Vm/2 Vm/2 tPHL ：導(dǎo)通傳輸時間 tPLH ：截止傳輸時間 平均傳輸時間 P H L P L Hpd 2ttt??一般為 10～ 20ns 43 二、動態(tài)尖峰電流 ?靜態(tài)時，電源電流較小，在 10mA左右。 44 TTL與非門的主要性能參數(shù) 結(jié)合前述內(nèi)容自學(xué)查看表 24（ P58） 其他類型的 TTL門電路 一、集電極開路的門電路（ OC門） 二、三態(tài)輸出門電路 TTL門電路除了與非門外，還有其他邏輯功能的門電路，如與門、或門、或非門、與或非門、異或門、同或門、集電極開路門和三態(tài)門等。 稱為 集電極開路的門電路 ，簡稱OC門 若 G1門輸出高電平， G2門輸出 低電平，則 G1門的 T4和 G2門的 T5同時導(dǎo)通， 產(chǎn)生很大的電流 ，可能使門電路損壞。CC RL 只要 A、 B有一個為低電平， 則 T T5截止， Y為高電平。CC 只有 A、 B均為高電平時， 則 T T5導(dǎo)通， Y為低電平。CC Y RL VCC A Y1 T1 T2 T5 B VCC C Y2 T39。2 T 39。CC 線與 48 ① 當(dāng) G1門輸出高電平 (T5截止 )，G2門輸出低電平 (T 39。CC Y RL VCC Y1 T2 T5 VCC Y2 T39。5 G1 G2 i 49 ② 當(dāng) G1門、 G2門輸出均為低電平時， T T39。CC Y RL VCC Y1 T2 T5 VCC Y2 T39。5 G1 G2 i2 i1 只要 RL能滿足情況 ① 的要求 則肯定能滿足情況 ② 的要求 50 ③ 當(dāng) G1門、 G2門輸出均為高電平時， T T39。CC Y RL VCC Y1 T2 T5 VCC Y2 T39。5 G1
研究報告相關(guān)推薦
鄂ICP備17016276號-1