eda技術(shù)考試試題a及詳細(xì)答案-在線(xiàn)瀏覽
2024-12-31 08:37本頁(yè)面
【正文】 ACTEL、 ATMEL、 LATTIC、 AMD 和 MICROCHIP等等，其中 XILINX 和 ALTERA 為兩個(gè)主要生產(chǎn)廠(chǎng)， XILINX 的產(chǎn)品為 FPGA， ALTERA 的產(chǎn)品稱(chēng)為 CPLD，各有優(yōu)缺點(diǎn)，但比較起來(lái) ALTERA 的產(chǎn)品略有長(zhǎng)處，下列說(shuō)法不正確的是（ ） A． ALTERA 公司的產(chǎn)品價(jià)格稍微便宜 B．對(duì)于 SRAM 結(jié)構(gòu)的產(chǎn)品， ALTERA 公司 PLD 的輸出電流可達(dá) 25MA，而 XILINX 的 FPGA 只有16MA C． ALTERA 公司的 PLD 延時(shí)時(shí)間可預(yù)測(cè)，彌補(bǔ)了 FPGA 的缺點(diǎn) D． XILINX 公司的 FOUNDATION 軟件使用簡(jiǎn)單但是不如 ALTERA 公司的開(kāi)發(fā)軟件 MAX+PLUS 功能全 。 ：（ ） A“ 1011” SLL=“ 0110” B Singal a: bit_vector(7 downto 0)。則 a(0)=’ 0’ C （ 5） rem 2=（ 1） D 5 mod（ 2） =（ 1） 四、簡(jiǎn)答題 (10 分 ，每題 5 分 ) 1使用數(shù)據(jù)流描述方式應(yīng)該注意的問(wèn)題 2 PCB 自動(dòng)布線(xiàn)法的步驟 五 論述題 （ 15 分） 試簡(jiǎn)述用 protel99 畫(huà)出下圖所示電路并進(jìn)行 ERC 檢查、生成元件表和網(wǎng)絡(luò)表的 基本步驟以及要點(diǎn) 。 2 焊盤(pán)（ Pad） 電路板與元件之間的聯(lián)系就是焊盤(pán)，可以說(shuō)元件就是焊盤(pán)， 焊盤(pán)就是元件。 針插式需 要鉆孔，而表貼式不需要鉆孔。經(jīng)過(guò)覆銅后可以有效的提高 PCB 板的強(qiáng)度，并且在制造時(shí)也節(jié)約腐蝕液，還能提高抗干擾能力。 第一個(gè)層次是行為描述第二個(gè)層次是數(shù)據(jù)流描述第三個(gè)層次為邏輯綜合 三、選擇題（ 15 分） 1． A 2． D 3． A 4． D 5． B 四、簡(jiǎn)答 題：（ 5+5=10 分） 1 使用數(shù)據(jù)流描述方式應(yīng)該注意的問(wèn)題 （ 1）．‘ X’狀態(tài)的傳遞問(wèn)題 ??????? ..1 有時(shí)‘ X’狀態(tài)會(huì)逐級(jí)傳遞，造成系統(tǒng)的輸出為不確定或者錯(cuò)誤，所以要在設(shè)計(jì)中考慮‘ X’狀態(tài)對(duì)輸出的影響。若沒(méi)有錯(cuò)誤（ No Error），就可以進(jìn)行下一步。自動(dòng)或人工布置元件，經(jīng)常需要多次布置才可達(dá)到滿(mǎn)意效果； ⑸設(shè)置自動(dòng)布線(xiàn)規(guī)則，自動(dòng)布線(xiàn)； 五 簡(jiǎn)述題 用 protel99 畫(huà)出下圖所示電路并要求進(jìn)行 ERC 檢查、生成元件表和網(wǎng)絡(luò)表的過(guò)程。 2 分 （ 2）連接導(dǎo)線(xiàn) 使用畫(huà)線(xiàn)工具連接導(dǎo)線(xiàn)。 當(dāng)元 件被電氣柵格捕捉時(shí)，會(huì)出現(xiàn)一個(gè)黑點(diǎn)。放置網(wǎng)絡(luò)標(biāo)號(hào)時(shí)，一定要等標(biāo)號(hào)左下角的黑點(diǎn)出現(xiàn)在連線(xiàn)上再單擊鼠標(biāo)將網(wǎng)絡(luò)標(biāo)號(hào)放下。 1 分 （ 5）編輯元件屬性
研究報(bào)告相關(guān)推薦
鄂ICP備17016276號(hào)-1