【正文】 總線，則必須在 T3 之后插入等待周期 Tw，這時(shí) RD*控制信號仍為有效低電平。 11．扼要說明80286同 8086的主要區(qū)別 解： (1)8086只有 20條地址線，可直接尋址的內(nèi)存空間為 220=1MB；而 80286 有 24 條地址線，可直接尋址的內(nèi)存空間為 224＝ 16MB。 (3)在保護(hù)方式下，存儲器的分段部件把整 個(gè)存儲空間分成可變 長度的各段，段的長度≤64KB。 (4)在保護(hù)方式下， 80286 采用 “描述子 ”和 “選擇子 ”的數(shù)據(jù)結(jié)構(gòu)來實(shí)現(xiàn)內(nèi)存單元的 尋址。 解： (1)80286 是 16 位微處理器，有 24 條地址線，可直接尋址的內(nèi)存空間為 224＝ 16MB，而 80386 是 32 位微處理器，有 32 條數(shù)據(jù)線，32 條地址線，可直接尋址的內(nèi)存空間 為 232＝ 4GB。另外再增加了兩個(gè) 16 位段寄存器 FS 和 GS。 80386 的分段 部件將邏輯地址轉(zhuǎn)換 為 32 位的線性地址； 80386 的分頁部件將線性地址轉(zhuǎn)換為物理地址。 13．扼要說明 80486 同 80386 的主要區(qū)別。 解： Pentium 處理器是 Intel 公司開發(fā)的融 CISC(Complex Instruction Set Computer，復(fù) 雜指令系 統(tǒng)計(jì)算機(jī) )技術(shù)與 RISC 技術(shù)為一體的微處理器，稱為 CRIP(CISCROSC Processor)，其主要特點(diǎn)是 : (1)片內(nèi)集成有三個(gè)指令處理部件：① RISC 體系結(jié)構(gòu)的整數(shù)處理部件，采用超標(biāo)量技 術(shù)，設(shè)計(jì)了兩條流水線 (U流水線和 V流水線 )，使 Pentium 在一個(gè)時(shí)鐘周期內(nèi)可以并行執(zhí)行兩條整數(shù)型指令；② CISC 結(jié)構(gòu)的同 80386 兼容的處理部件，采用微碼處理指令技術(shù)，負(fù) 責(zé)處理不能在一個(gè)時(shí)鐘周期內(nèi)完成的復(fù)雜指令；③浮點(diǎn)處理部件，采用 8 級流水的超流水線 技術(shù)，使每個(gè)時(shí)鐘周期能完成一個(gè) (或兩個(gè) )浮點(diǎn)操作； (2)片內(nèi)集成了兩個(gè)獨(dú)立的 8KB指令 Cache 和 8KB 數(shù)據(jù) Cache，增加了緩存的帶寬， 減少了緩存的沖突： (3)采用分支預(yù)測技術(shù)，提高了流水線執(zhí)行的效率； (4)同 8038 80486 保持兼容； (5)采用 64 位外部數(shù)據(jù)總線，使 CPU同內(nèi)存的數(shù)據(jù)傳輸速度可達(dá) 528MB/s。這一 L2 Cache 由全速總線同 CPU內(nèi)核相 連，提高了程序的運(yùn)行速 度； (2)把 CISC 結(jié)構(gòu)的指令分解為若干像 RISC 指令那樣的微操作，能在流水線上并行地 執(zhí)行，這樣既保持了同以前的 x86 微處理器的兼容性，又提高了指令的運(yùn)行速度； (3)采用亂序執(zhí)行和推測執(zhí)行技術(shù)，使指令流能最有效地利用內(nèi)部資源； (4)采用超級流水線和超標(biāo)量技術(shù)。 l 5．扼要說明 Pentium MMX 的特點(diǎn)。Pentium MMX 的主要特點(diǎn)是： (1)引入了 4 種新的數(shù)據(jù)類型和 8 個(gè) 64 位寄存器，使一條指令就能并行執(zhí)行 8 個(gè) 8 位 數(shù)據(jù)，4 個(gè) 16 位數(shù)據(jù)或 2 個(gè) 32 位數(shù)據(jù)的運(yùn)算； (2)采用飽和運(yùn)算，把溢出值作為定值處理。 16．扼要說明 Pentium II 同 Pentium III 的特點(diǎn)。 Pentium II 的主要特點(diǎn)為： (1)采用了一系列多媒體擴(kuò)展技術(shù)，包括：①單指令多數(shù)據(jù)流技術(shù)，使一條指令能完成 多重?cái)?shù)據(jù)的工作，減少了芯片在視頻、聲音、圖像和動畫中計(jì)算密集的循 環(huán)；②為針對多媒 體操作中經(jīng)常出現(xiàn)的大量并行、重復(fù)運(yùn)算，增加了 57 條指令，以更有效地處理聲音，圖像 和視頻數(shù)據(jù)； (2)動態(tài)執(zhí)行技術(shù)，這是為更有效地處理多重?cái)?shù)據(jù)，提升軟件速度而采用的新技術(shù)，由三種技巧組成：①多分支跳轉(zhuǎn)預(yù)測；②數(shù)據(jù)流分析：⑦推測執(zhí)行 (3)雙重獨(dú)立總線結(jié)構(gòu)。內(nèi)部增加了 8 個(gè)新的 128 位單精度寄存器 (4 32 位 )，能同時(shí)處 理 4 個(gè)單精度浮點(diǎn)變量 ，可達(dá) 20 億次 /秒的浮點(diǎn)運(yùn)算速度。 (2)存儲器芯片的存取時(shí)間 解：定義為從啟動一次存儲器操作，到完成該操作所需要的時(shí)間。這種連 接方法稱為 “奇偶分體 ”。 解： (1)4K 8 位：地址線12 條，數(shù)據(jù)線 8 條； (2)512K 4 位：地址線 19 條，數(shù)據(jù)線 4 條； (3)1M 1 位：地址線 20 條，數(shù)據(jù)線 1 條； (4)2K 8 位：地址線 11 條，數(shù)據(jù)線 8 條。 解： 6116 是一種 2048 8 位的靜態(tài) RAM 芯片，有 11條地址線，用來接受 CPU送來的 地址信號，以選中 CPU要訪問的存儲單元?？刂菩盘柧€有 3 條 ——片選信號 CE*用來選中所要訪問的存儲器芯片， CE*引腳通常 同地址譯碼器的輸出相連，而該地址譯碼器的輸入即 CPU要讀寫的內(nèi)存單元的高位地址線。 4．試說明 2164 芯片各引腳的功能 解： 2164 是一種 64K 1 位的動態(tài) RAM 芯片，有 8 條地址線，可接受 16 位地址信號，因此 必須采用地址多路器，使 16 位地址信號分成 8 位行地址和 8 位列地址分時(shí)送入 2164 的地址線。還有三 條控制信號線： RAS*—行地址選通信號。 5．試說明 2732 芯片各引腳的功能。有 12 條地址線，可接受 來自 CPU的 12 位地址信號，以選中 CPU 要訪問的存儲單元。 解 ： (1)512 4 位 RAM 構(gòu)成 16KB的存儲系統(tǒng)： 需要 16KB／ 512 4＝ 64 片；片外地址譯碼需 11 位地址線。 (4)64K l 位 RAM 構(gòu)成 256KB的存儲系統(tǒng)： 需要 256KB／ 64K 8 位＝ 32 片，片外地址譯碼需 4 位地址線。 解 :(1)電路分析：譯碼器的控制端 G1 接 M/IO*，當(dāng) CPU 執(zhí)行存儲器操作時(shí)， M／ IO＝ “H”，滿足 G1 有效的條件。 G2B*同 “與非門 2”的輸出端相連， “與非門 2”的輸入為 A17 與 A18，只有當(dāng) A18 和 A17 都為高電平時(shí)， G2B*為有效低電平，也就是 A18， A17 為 11 時(shí)， G2B*才有效。 “與門 3”的輸入同譯碼器輸出 Y2*、Y3*相連，當(dāng) Y2*為低電平，或 Y3*為低電平時(shí)， CS*為有效低電平，存儲器芯 片被選中。地址范圍為 32K，但該存儲芯片只有 14 條地址線 A0~A13，為 16KB的容量， 因此一個(gè)存儲單元有兩個(gè)地址對應(yīng)，這是由于 Y2*同 Y3*都可選中該存儲芯片， A14 為 “0” 或?yàn)?“1”，都能選中同一單元，只要 A18~A15＝ 1101 即可。另一方面，上述連接中 CPU的 A19 未參加譯碼， A19 為 “0”或?yàn)?1 都可。因此本題的存儲器譯碼中， A19 和 A14 未參加譯碼，有地址更疊， 實(shí)質(zhì)上一個(gè)存儲單元有 4 個(gè)地址對應(yīng)。 系統(tǒng)地址總線為 20 位、數(shù)據(jù)總線為 8 位。 2732 的容量為 4K 8 位， 有12 條地址線，片外譯碼的地址線為 8 條， 6116 的容量為 2K 8 位，有 11 條地址線，片 外譯碼的地址線為 9 條。 (2)列出地址范圍 EPROM1~EPROM3的 CE*分別接 74LS148,SRAM的 CE*同 Y3*， A11經(jīng)或門后的輸出相連 ，SRAM2 的 CE*同 Y3*， A11 經(jīng)或門后的輸出相連， SRAM3 的 CE*同 Y4*， A11 經(jīng)或門后的輸出相連， SRAM4 的 CE*同 Y3*， A11*經(jīng)或門后的輸出相連，則可畫出如圖所示的系統(tǒng)連接圖。取指 令需兩個(gè)總線周期，第一次取出 1000H： 20O0H 與 1000H： 2020H兩個(gè)單元中 16位數(shù)據(jù)；第 二次取出 1000H： 2020H 與 1000H： 2020H 兩個(gè)單元中的 16 位數(shù)據(jù)；接著為執(zhí)行指令，將 AX中 16 位數(shù)傳送到 DS： 2020H 與 DS： 2020H兩個(gè)存儲單元中。這樣，從取指到執(zhí)行共需 4 個(gè)總線周期。 1．解釋題： (1)I/O接口： I／ O接口是把微處理器同外圍設(shè)備 (外設(shè) ) 連接起來實(shí)現(xiàn)數(shù)據(jù)傳送的控制電路，又稱為 ?外設(shè)接口 ”。 (2)I／ O端口： I/O接口同外設(shè)之間傳送三種信息一數(shù)據(jù)信息、控制信息和狀態(tài)信息，這三種信息實(shí)際上是 CPU通過接口同外設(shè)之間傳送的信息，因此，在接口中必須有存放并傳送這三種信息的 寄存器。 (3)周期挪用：周期挪用是指利用 CPU 不訪問存儲器的那些周期來實(shí)現(xiàn) DMA 操作， DMAC可以使用總線而不用通 知 CPU，也不會妨礙 CPU的工作。 4)中斷向量 ：所謂中斷向量是指中斷服務(wù)程序的入口地址。 (5)正常 EOI 方式： 這是 8259A三種中斷結(jié)束方式中的一種，屬于 EOI 命令方式： EOI 命令方式是指當(dāng)中斷服 務(wù)程序結(jié)束之前向 8259A發(fā)出 EOI 命令，將正在執(zhí)行的中斷服務(wù)寄存器 ISR 中的對應(yīng)位清零；正常 EOI 方式采用普通 EOI 命令將 ISR 中所有已置位的位中優(yōu)先級最高的位清零。 (6)自動 EOI 方式 ： 8259A的三種中斷結(jié)束方式中的一種。 (7)持殊 EOI 方式 ：這也是 8259A的三種中斷結(jié)束方式中的 —種， 也屬于 EOI 命令方式。特殊 EOI 命令可以作為任何優(yōu)先級管理方式的中斷結(jié)束命令。產(chǎn)生溢出中斷時(shí)， INTO 指令和 OF=1 兩個(gè)條件必須同時(shí)滿足。 解：數(shù)據(jù)信息是 CPU同外設(shè)進(jìn)行輸入輸出的主要信息， CPU用 OUT 指令通過 ?“數(shù)據(jù) 總線 ”由接口中的 “數(shù)據(jù)端口 ”向外設(shè)輸出 “數(shù)據(jù)信息 ”，用 IN 指令通過 “數(shù)據(jù)總線 ”讀 入從外設(shè)經(jīng)接口中的 “數(shù)據(jù)端口 ”送來的 “數(shù)據(jù)信息 ”。 狀態(tài)信息是 CPU 用 IN 指令通過 “數(shù)據(jù)總線 ”讀入的從外設(shè)經(jīng)接口中的 “狀態(tài)端口 ” 輸入的信息，該信息反映外設(shè)當(dāng)前所處的工作狀態(tài)，用來實(shí)現(xiàn) CPU與外設(shè)之間信息傳輸 的 “同步 ”。 3．簡述查詢式數(shù)據(jù)傳送的工作過程。 在中斷傳送方式中，通常在一 個(gè)主程序中安排好在某一時(shí)刻啟動某一外設(shè)后， CPU繼 續(xù)執(zhí)行主程序。當(dāng)外設(shè)完成數(shù)據(jù)傳送的準(zhǔn)備時(shí)， 通過中斷控制邏輯向 CPU 發(fā)出中斷請求，在 CPU 可以響應(yīng)中斷的條件下 (IF=1，在完成當(dāng)前指今后 )，現(xiàn)行主程序被 “中斷 ”，通過中斷控制邏輯提供的 “中斷 類型碼 ”，從 “中斷向量表 ”中讀入 “中斷向量 ”轉(zhuǎn)去執(zhí)行 “中斷服務(wù)程序 ”，在中斷服務(wù)程 序中完成 —次 CPU與外設(shè)之間的數(shù)據(jù)傳送，傳送完成后仍返回被中斷的主程序，從斷點(diǎn)處 繼續(xù)執(zhí)行，并等待外設(shè)的下一次中斷請求。 (3)能發(fā)出地址信息，對存儲器尋址，并修改地址指針， DMAC 內(nèi)部必須有能自動加 1 或減1 的地址寄存器。 DMA內(nèi)部必須有能自動減 1 的字計(jì)數(shù)寄存器，計(jì)數(shù)結(jié)束產(chǎn)生終止計(jì)數(shù)信號； (5)能發(fā)出 DMA結(jié)束信號，釋放總線，使 CPU 恢復(fù)總線控制權(quán)； (6)能發(fā)出讀、寫控制信號，包括存儲器訪問信號和 I／ O 訪問信號。 6．圖習(xí) 4l 為一 LED 接口電路，寫出使 8 個(gè) LED 管自上至下依次發(fā)亮 2 秒的程序， 并說明該接口屬于何種輸入輸出控制方式 ?為什么 ? 解：控制程序?yàn)椋? MOV AL， 7FH LOP： 0UT 10H,AL ；調(diào)用延時(shí) 2 秒子程序 ROR AL， 1 JMP LOP 該接口屬無條件傳送方式， CPU同 LED 之間無聯(lián)絡(luò)信號， LED 總是已準(zhǔn)備好可以接收來自CPU的信息。 解： 8086 的中斷系統(tǒng)是一個(gè)簡單而靈活的中斷系統(tǒng)，每個(gè)中斷都有一個(gè)中斷類型碼供 CPU進(jìn)行識別，并據(jù)此從中 斷向量表中查取中斷向量，轉(zhuǎn)向?qū)?yīng)的中斷服務(wù)程序。 8086 的中斷可以由 CPU外的硬設(shè)備驅(qū)動 ——硬件中斷 (外部中斷 )，也可由軟件中斷 指令啟動，或內(nèi) CPU自身啟動 (在執(zhí)行指令過程中發(fā)生異?，F(xiàn)象 )——軟件中斷 (內(nèi)部中 斷 )。 解：中斷請求寄存器 IRR 用來存放從外設(shè)來的中斷請求信號 IR0~IR7。 10．教材中圖 的查詢方式數(shù)據(jù)采集系統(tǒng)中，若 ADC 的 READY 信號出 02H端口 D7 輸出到 CPU數(shù)據(jù)總線，由 04H端口輸出 D5 信息控制 ADC 的啟動 (“1”為啟動 )，程序應(yīng) 作哪些改變？ 解：只需改動兩處： (1)第 4 條指令 AND AL， 0EFH改為 AND AL， ODFH． (2)第 10 條指令 SHR AL， 1 改為 SHL AL， 1。片選端通常同 1／ O 地址譯碼器的輸出端相連。 (2)可編程 解：通過編制相應(yīng)的程序段，用軟件來選擇 I／ O 接口芯片按不同的工作方式完成不同的接口任務(wù)；也可在工作過程中用軟件對 I／ O 接口芯片進(jìn)行實(shí)時(shí)、動態(tài)操作，改變工作方式，發(fā)送操作命令、讀取接口芯片的內(nèi)部狀態(tài)等 (3)聯(lián)絡(luò)信號 解：并行接口通常要為每個(gè)數(shù)據(jù)端口提供兩條控制線，一條是接口送往外設(shè)的控制線， 另一條是外設(shè)送給接口的 狀態(tài)線，這一對信號線的有序配合，使 CPU通過接口能實(shí)現(xiàn)同外 設(shè)之間正確的數(shù)據(jù)傳送。 (4)INTE 解： 8255A用于中斷傳送時(shí)的中斷允許信號，是一個(gè)無外部引出端的位于 8255A內(nèi)部 的中斷允許觸發(fā)器的狀態(tài)位。 (5)OBF* 解：輸出緩沖器滿， 8255A 工作于方式 1 輸出時(shí)發(fā)出的 數(shù)據(jù)選通信號。當(dāng)外 設(shè)向 8255A返回響應(yīng)信號 ACK*時(shí)， OBF*被