人搶答器課程設(shè)計(jì)報(bào)告-在線瀏覽
2025-03-07 20:53本頁(yè)面
【正文】 搶答、定時(shí)器顯示剩余時(shí)間。 圖13單元模塊設(shè)計(jì) 3．1搶答器控制端電路功能介紹設(shè)計(jì)電路見(jiàn)圖2所示。該電路主要完成兩個(gè)功能：一是分辨出選手按鍵的先后，并鎖存優(yōu)先搶答者的編號(hào)，同時(shí)譯碼顯示電路顯示編號(hào)（顯示電路采用七段數(shù)字?jǐn)?shù)碼顯示管）；二是禁止其他選手按鍵，其按鍵操作無(wú)效。此外，4Q＝1，使74LS148 優(yōu)先編碼工作標(biāo)志端（圖中5號(hào)端）＝1，處于禁止?fàn)顟B(tài)，封鎖其他按鍵的輸入。如有再次搶答需由主持人將7開(kāi)關(guān)重新置“清零”然后才可能進(jìn)行。具體電路如圖3所示。74192的預(yù)置數(shù)控制端由主持人控制實(shí)現(xiàn)預(yù)置數(shù)，當(dāng)主持人端為低電平時(shí),74ls192置數(shù)。當(dāng)有人搶答時(shí)，停止計(jì)數(shù)并顯示此時(shí)的倒計(jì)時(shí)時(shí)間；如果沒(méi)有人搶答，且倒計(jì)時(shí)時(shí)間到時(shí)， 輸出低電平到時(shí)序控制電路，之后選手搶答無(wú)效,并報(bào)警。倒計(jì)時(shí)部分的控制電路由555 芯片構(gòu)成多諧振蕩電路 ,74ls192的TCD端經(jīng)反相器的輸出信號(hào)與555 的輸出信號(hào)相或，輸出的信號(hào)再與74ls148的15號(hào)管腳的輸出信號(hào)或非。搶答部分的控制電路搶答部分的控制電路由兩個(gè)輸入信號(hào)組成，一是74ls279的4Q端輸出信號(hào)，二是74ls192的TCD端經(jīng)反相器的輸出信號(hào)。當(dāng)?shù)褂?jì)時(shí)到零還沒(méi)人搶答時(shí)，74ls192的TCD端輸出一個(gè)電平，經(jīng)反相后，為高電平，電路停止工作。由555 芯片構(gòu)成輸出一定頻率的多諧振蕩電路，555芯片的4號(hào)管腳作為控制端，當(dāng)4號(hào)管腳為高電平時(shí)，蜂鳴器發(fā)出聲音；當(dāng)4號(hào)管腳為高電平時(shí)，蜂鳴器不發(fā)聲。當(dāng)?shù)褂?jì)時(shí)到零還沒(méi)人搶答時(shí)，74ls192的TCD端輸出一個(gè)電平，經(jīng)反相后，為高電平，輸入555的4號(hào)管腳，蜂鳴器發(fā)聲；當(dāng)主持人端還沒(méi)開(kāi)始，有人搶答，0或非0為1，高電平使蜂鳴器發(fā)聲。74LS148管腳圖 74LS148 8線—3線二進(jìn)制編碼器真值表 74LS148工作原理如下： 該編碼器有8個(gè)信號(hào)輸入端，3個(gè)二進(jìn)制碼輸出端。 當(dāng)EI=0時(shí)，編碼器工作；而當(dāng)EI=1時(shí)，則不論8個(gè)輸入端為何種狀態(tài)，3個(gè)輸出端均為高電平，且優(yōu)先標(biāo)志端和輸出使能端均為高電平，編碼器處于非工作狀態(tài)。當(dāng)EI為0，且至少有一個(gè)輸入端有編碼請(qǐng)求信號(hào)（邏輯0）時(shí)，優(yōu)先編碼工作狀態(tài)標(biāo)志GS為0。由功能表可知，在8個(gè)輸入端均無(wú)低電平輸入信號(hào)和只有輸入0端（優(yōu)先級(jí)別最低位）有低電平輸入時(shí)，A2A1A0均為111，出現(xiàn)了輸入條件不同而輸出代碼相同的情況，這可由GS的狀態(tài)加以區(qū)別，當(dāng)GS＝1時(shí)，表示8個(gè)輸入端均無(wú)低電平輸入，此時(shí)A2A1A0=111為非編碼輸出；GS＝0時(shí)，A2A1A0=111表示響應(yīng)輸入0端為低電平時(shí)的輸出代碼（編碼輸出）。 從功能表不難看出，輸入優(yōu)先級(jí)別的次為7，6，……，0。例如5為0。 CPU為加計(jì)數(shù)時(shí)鐘輸入端，CPD為減計(jì)數(shù)時(shí)鐘輸入端。 CR為復(fù)位輸入端，高電平有效，異步清除。
環(huán)評(píng)公示相關(guān)推薦
鄂ICP備17016276號(hào)-1