【正文】 ming, and plete the program design, by downloading device will be programmed into the microcontroller. Finally, to achieve the prebuilt hardware experiments designed to track the target. Keywords: photoelectric sensor。 在設(shè)計中首先完成對該方案的仿真驗證，而后主要通過編輯器，利用 C 語言編制程序，并完成程序設(shè)計，通過下載器將程序燒寫到單片機中。以 AT89S52 單片機作為核心控制元件，通過將兩個光電傳感器采集到的信號經(jīng)過比較電路和 A/D，將比較結(jié)果輸出至單片機，由單片機分析處理數(shù)據(jù)并輸出至ULN2022A 從而控制五線四相步進電機來實現(xiàn)對太陽位置的跟蹤。利用太陽能的關(guān)鍵是提高太陽能電池板采集太陽能的效率，太陽能電池板接受太陽光的直射，由此得到太陽最大光照強度，從而最大限度的采集太陽能。沈陽理工大學學士學位論文 I 1 摘 要 能源短缺問題是目前許多國家面臨的重要問題，太陽能作為一種清潔無污染的能源，有著巨大的開發(fā)前景。我國是一個太陽能資源較為豐富的國家，充分利用太陽能資源，有著深遠的能源戰(zhàn)略意義。 針對提高太陽能的利用率問題的研究，設(shè)計一種基于單片機的光電比較式太陽能自動跟蹤控制器。該系統(tǒng)具有低成本的優(yōu)點，且具有較好的抗干擾能力，提高了對太陽光能的利用率。最后通過搭建硬件實驗來實現(xiàn)預先設(shè)計跟蹤目標。 MCU。 tracking。我國是一個太陽能資源較為豐富的國家，充分利用太陽能資源，有著深遠的能源戰(zhàn)略意義。目前太陽能電池板普遍采用半自動單軸跟蹤方式和電池板固定朝南安裝的方式。因此太陽能電池板如能配合基于單片機的太陽能跟蹤控制器的設(shè)計，該系統(tǒng)能夠 跟蹤太陽的實時位置，精度高，適應(yīng)性強，有望在光伏發(fā)電中使用。 1． 光電跟蹤 目前，國內(nèi)常用的光電跟蹤有重力式，電磁式和電動式，這些光電跟蹤裝置都使用光敏傳感器如硅光電管。作為 偏差信號，經(jīng)放大電路放大，由伺服電機調(diào)整角度使跟蹤裝置對準太陽完成跟蹤。 但受天氣的影響較大，如果在稍長時間段里出現(xiàn)烏云遮住太陽的情況，太陽光線往往不能照到光電管上，導致跟蹤裝置無法對準太陽，甚至引起執(zhí)行結(jié)構(gòu)的誤動作。 視日運動跟蹤原理：計算機現(xiàn)根據(jù)天文學中太陽運行規(guī)律的公式計算出一天內(nèi)某時刻太陽高度角和方位角的理論值，然后運行控制程序調(diào)整定日鏡裝置的高度和方位角，完成對太陽能的實時跟蹤。缺點是在計算太陽角度的過程中會產(chǎn)生累積誤差，而且其自身無法消除，需要定期校正。這三種都是單軸轉(zhuǎn)動的南北向或東西向跟蹤，工作原理相似。 單軸跟蹤的優(yōu)點是結(jié)構(gòu)簡單，但是由于入射光線不能始終與主光軸平行，收集太陽能的效果并不理想。 極軸式全跟蹤 是一種雙軸跟蹤方式 。工作時反射鏡面繞極軸運轉(zhuǎn)，其轉(zhuǎn)速的設(shè)定與地球自轉(zhuǎn)角速度大小相同方向方向相反用以跟蹤太陽的視日運動；反射鏡圍繞赤緯軸作仰俯運動是為了適應(yīng)赤緯角的變化。這種跟蹤方式并不復雜，但在結(jié)構(gòu)上反射鏡的重量不通過極軸線，極軸支撐裝置的設(shè)計比較困難。該系統(tǒng)具有低成本的優(yōu)點，且具有較好的抗干擾能力，提高了對太陽光能的利用率。 第二步： 根據(jù)所需要完成的任務(wù)選取控制芯片，并分析系統(tǒng)的軟硬件需求。 第四步： 根據(jù)軟硬件需求和芯片資源進行軟硬件設(shè)計，選擇適當?shù)膫鞲衅?，編制? 制程序，實現(xiàn)精確跟蹤。通過將兩個光敏電阻 采集到的信號經(jīng)過比較電路和 A/D，將比較結(jié)果輸出至單片機，由單片機分析處理數(shù)據(jù)并輸出至 ALN2022A從而控制五線四相步進電機來實現(xiàn)對太陽位置的跟蹤。 方案論證 主控系統(tǒng)選擇 方案一：采用高性能嵌入式系統(tǒng)，比如 ARM。 方案二：采用大規(guī)?？删幊踢壿嬈骷?，如 FPGA， CPLD 但本題屬于控制類， FPGA是英文 Field Programmable Gate Array 的縮寫，即現(xiàn)場可編程門陣列，它是在 PAL、 GAL、EPLD 等可編程器件的基礎(chǔ)上進一步發(fā)展的產(chǎn)物。 FPGA 采用了邏輯單元陣列 LCA（ Logic Cell Array）這樣一個新概念，內(nèi)部包括可配置邏輯模塊 CLB（ Configurable Logic Block）、輸出輸入模塊 IOB（ Input Output Block）和內(nèi)部連線（ Interconnect）三個部分。 考慮到方案的可實行性和性價比，我們采用 STC89C52 51 單片機作為控制芯片，十分適用于太陽能跟蹤。 結(jié)合本次設(shè)計的任務(wù)要求，以及上訴兩種方案的參照對比，我決定采用方案 2。 其管腳圖如圖 所示 ： 圖 TC89C52 引腳圖 STC89C52 是一種帶 4K 字節(jié)閃爍可編程可擦除只讀存儲器（ FPEROM— Falsh Programmable and Erasable Read Only Memory）的低電壓，高性能 CMOS8 位微處理器俗稱單片機。單片機的可擦除只讀存儲器可以反復擦除 100 次。由于將多功能 8 位 CPU 和閃爍存儲器組合在單個芯片中 ,STC89C52 是一種高效微控制器。 STC89C52 主要功能模塊： 與 MCS51 兼容 4K 字節(jié)可編程閃爍存儲器 壽命： 1000 寫 /擦循環(huán) 數(shù)據(jù)保留時間： 10 年 全靜態(tài)工作： 0Hz24Hz 三級程序存儲器鎖定 128*8 位內(nèi)部 RAM 32 可編程 I/O 線 兩個 16 位定時器 /計數(shù)器 沈陽理工大學學士學位論文 6 5 個中斷源 可編程串行通道 低功耗的閑置和掉電模式 片內(nèi)振蕩器和時鐘電路 STC89C52 管角說明： VCC：供電電壓。 P0 口： P0 口為一個 8 位漏級開路雙向 I/O 口，每腳可吸收 8TTL 門電流。 P0 能夠用于外部程序數(shù)據(jù)存儲器，它可以被定義為數(shù)據(jù) /地址的第八位。 P1 口： P1 口是一個內(nèi)部提供上拉電阻的 8 位雙向 I/O 口， P1 口緩沖器能接收輸出4TTL 門電流。在 FLASH 編程和校驗時， P1 口作為第八位地址接收。并因此作為輸入時， P2 口的管腳被外部拉低，將輸出電流。P2 口當用于外部程序存儲器或 16 位地址外部數(shù)據(jù)存儲器進行存取時， P2 口輸出地址的高八位。 P2 口在 FLASH 編程和校驗時接收高八位地址信號和控制信號。當 P3 口寫入“ 1”后，它們被內(nèi)部上拉為高電平，并用作輸入。 P3 口也可作為 STC89C52 的一些特殊功能口，如下所示： 管腳 備選功 能 RXD（串行輸入口） TXD（串行輸出口） 沈陽理工大學學士學位論文 7 /INT0（外部中斷 0） /INT1（外部中斷 1） T0（記時器 0 外部輸入） T1（記時器 1 外部輸入） /WR（外部數(shù)據(jù)存儲器寫選通） /RD（外部數(shù)據(jù)存儲器讀選通） P3 口同時為閃爍編程和編程校驗接收一些控制信號。當振蕩器復位器件時，要保持 RST 腳兩個機器周期的高電平時間。在 FLASH 編程期間，此引腳用于輸入編程脈沖。因此它可用作對外部輸出的脈沖或用于定時目的。如想禁止 ALE 的輸出可在 SFR8EH 地址上置 0。另外，該引腳被略微拉高。 PSEN：外部程序存儲器的選通信號。但在訪問外部數(shù)據(jù)存儲器時，這兩次有效的 /PSEN 信號將不出現(xiàn)。注意加密方式 1 時， /EA 將內(nèi)部鎖定為 RESET；當 /EA 端保持高電平時，此間內(nèi)部程序存儲器。 XTAL1：反向振蕩放大器的輸入及內(nèi)部時鐘工作電路的輸入 。 電機選擇 方案一：選擇普通直流電機，通過減速齒輪增大扭力，提高帶負載能力。 方案二：選擇步進電機。 沈陽理工大學學士學位論文 8 步進電機是一種將電脈沖轉(zhuǎn)換成相應(yīng)角位移或線位移的電磁機械裝置。步進電機的步距角和轉(zhuǎn)速只和脈沖頻率有關(guān)，和溫度，氣壓，振動無關(guān)，也不受電網(wǎng)電壓的波動和負載變化的影響。本設(shè)計中執(zhí)行需要進行角度控制，不需要連續(xù)旋轉(zhuǎn)，綜上所述選擇方案 2。 步進電機分類 步進電機分三種：永磁式（ PM），反應(yīng)式（ VR），和混合式（ HB）。 反應(yīng)式步進一般為三相，可實現(xiàn)大轉(zhuǎn)矩輸出，步進角一般為 度，但噪聲和振動都很大。混合式步進是指混合了永磁式和反應(yīng)式的優(yōu)點。這種步進電機的應(yīng)用最為廣泛。 表示： 圖 步進電機控制系統(tǒng)框圖 步進電機的靜態(tài)指標： 相數(shù)：電機內(nèi)部的線圈組數(shù)。電機相數(shù)不同，其步進角也不同，一般二相電機的步距角為 ，三相為 ，五相為 。如果使用細分驅(qū)動器，則相數(shù)將變得沒有意義，用戶只需在驅(qū)動器上改變細分數(shù)，就可以改變步距角。電機出廠時給出了一個步距角的值，這個步距角可稱為“電機固有步距角“，它不一定是電機實際工作時的真正步距角，真正的步距角和驅(qū)動器有關(guān)。四相八拍運行方式，即 AABBBCCCDDDAA。不同運行拍數(shù)其值不同，四拍運行時應(yīng)在 5%之內(nèi)，八拍運行時應(yīng)在 15%以內(nèi)。 失調(diào)角：轉(zhuǎn)子齒軸線偏移定子齒軸線的角度。 最大空載起動頻率：電機在某種 驅(qū)動形式，電壓及額定電壓下，在不加載負載的情況下能夠直接起動的最大頻率。其中全步勵磁方式又有一相勵磁和二相勵磁之分；半步勵磁又稱一二相勵磁。 方案一：在每一瞬間，步進電機只有一個線圈導通，每送一個勵磁信號，步進電機旋轉(zhuǎn) 度，這是三種勵磁方式中最簡單的一種。如果以該方式控制步進電機正轉(zhuǎn)。 方案二：在每一瞬間，步進電機有兩個線圈同時導通，每送一個勵磁信號，步進電機旋轉(zhuǎn) 度。如果以該勵磁方式控制步進電機正轉(zhuǎn)。 方案三：一二相勵磁 :為一相勵磁與二相勵磁交替導通的方式。 沈陽理工大學學士學位論文 10 其特點是：分辨率高，運行平滑，故應(yīng)用范圍也很廣泛。若 勵磁順序方向傳遞，則步進電機反轉(zhuǎn)。 步進電機 AIRPAX 簡介 本次設(shè)計采用 APIRPAX 步進電機。繞組內(nèi)阻： 歐姆 。永磁 4 相 。其勵磁順序表如表 所示： 表 一二相勵磁順表 STEP A B C D 1 1 0 0 0 2 1 1 0 0 3 0 1 0 0 4 0 1 1 0 5 0 0 1 0 6 0 0 1 1 7 0 0 0 1 8 1 0 0 1 沈陽理工大學學士學位論文 11 步進電機驅(qū)動 系統(tǒng)選擇 方案一：通過晶體三極管等分立元件搭 H 橋。但由于晶體三極管的承載電流比較小，驅(qū)動能力受到限制，因為是分立元件，穩(wěn)定性不敢保證，且體積比較大。 方案三： 采用集成芯片， ULN2022A。本次設(shè)計中我 就是采用這種方法。 ULN2022A 簡介 步進電機模塊中使用的驅(qū)動芯片為 ULN2022A，它是由七對 [6]達林頓管組成的，是集電極開路輸出的功率反相器，并且每個輸出端都有一個連接到共同端（ COM）的二極管，為斷電后的電機繞組提供一個放電回路，起放電保護作用。因此， ULN2022A 非常適合驅(qū)動小功率的步進電機。此類 A/D 接線復雜，占用單片機 I/O口資源較大。此類 A/D 只需 3~4 位數(shù)據(jù)線和控制線即可控制，而并行口 A/D 需 8 根數(shù)據(jù)線， 8~16 位地址線， 2~3 位控制線，因而這類A/D 的使用可以簡化電路設(shè)計，省掉了很多常規(guī)電路中的接口器件，提高了設(shè)計的可靠性。下面介紹一下 TLC1543 的基本內(nèi)容。采用串行通信接口，具有輸入通道多、性價比高、易于和單片機接口的特點，可廣泛應(yīng)用于各種數(shù)據(jù)采集系統(tǒng) 。其中 A0～ A10（ 1～ 9 、 1 12 腳）為 11 個模擬輸入端， REF+（ 14 腳，通常為 VCC）和 REF（ 13 腳，通常為地）為基準電壓正負端， CS（ 15 腳）為片選端，在 CS 端的一個下降沿變化將復位內(nèi)部計數(shù)器并控制和使能 ADDRESS、 I/O CLOCK （ 18 腳）和 DATA OUT（ 16 腳）。 DATA OUT 為A/D 換結(jié)束 3 態(tài)串行輸出端，它與微處理器或外圍的串行口通信，可對數(shù)據(jù)長度和格式靈活編程。芯片內(nèi)部有一個 14 通道多路選擇器，可選擇 11 個模擬輸入通道或 3 個內(nèi)部自測電壓中的任意一個進行測試。內(nèi)部轉(zhuǎn)換器具有高速（ 10181。 1LSB不可調(diào)整誤差）和低噪聲的特點。工作狀態(tài)由 CS 使能或禁止，工作時 CS 必須置低電平。當 CPU 使 CS 變低時， TLC1543 開始數(shù)據(jù)轉(zhuǎn)換， I/O CLOCK、 ADDRESS 使能， DATA OUT 脫離高阻狀態(tài)。同時， I/O CLOCK 輸入時鐘時序， CPU從 DATA OUT 端接收前一次 A/D 轉(zhuǎn)換結(jié)果。前 4 個時鐘用 4 位地址從 ADDRESS 端裝載地址寄存器 ， 選擇所需的模擬通道 圖 TLC1543 時序圖 沈陽理工大學學士學位論文 14 后 6 個時鐘對模擬輸入的采樣提供控制時序。轉(zhuǎn)換過程中， CS的下降沿使 DATA OUT引腳脫離高阻狀態(tài)并起動一次 I/O CLOCK工作過程。