vlsi波形發(fā)生器課程設(shè)計(jì)-在線瀏覽
2025-03-05 06:13本頁(yè)面
【正文】 pword:in std_logic_vector( 7 downto 0)。 addr_rom:buffer std_logic_vector(7 downto 0)。 )。architecture a of sin issignal s:std_logic_vector(2 downto 0)。signal address: std_logic_vector(7 downto 0)。signal fw: std_logic_vector(31 downto 0)。signal xx:std_logic_vector(1 downto 0)。signal fo:std_logic_vector(31 downto 0)。xx=xtime。event and clk=39。 thencase s iswhen 001= temp=71582788。when 011= temp=214748364。when 101= temp=357913940。when 111= temp=715827880。end case。 fo=conv_std_logic_vector(temp,32)。process(clk,fo,en,pword)begin fw=fo。event and clk=39。 then if en=39。 then fre_count=fre_count+fw。 end if。process(clk,pw)beginpw=pword。event and clk=39。 then if en=39。 then address=fre_count(31 downto 24)+pw。 end if。end process。 else z1=39。 end if。 else z2=39。 end if。 else z3=39。 end if。 else z4=39。 end if。 en
教學(xué)教案相關(guān)推薦
鄂ICP備17016276號(hào)-1