【正文】
VHDL語言源程序; (3) 仿真設(shè)計內(nèi)容,對照各個燈的時序分析電路工作原理; (4) 下載到實驗箱,驗證設(shè)計結(jié)果;完成設(shè)計報告。 ? use 。 ? use 。時鐘輸入 ? rst : in STD_LOGIC。輸出組控制 ? r,y,g,bell : out STD_LOGIC ? )。 ? ARCHITECTURE led OF jtd IS ? 縱向路口控制燈為 row1和 row3。路口的黃燈維持秒數(shù) ? constant green_time: integer:=10。掃描計數(shù)器 ? signal f : integer range 0 to 3。掃描時鐘 ? signal clk_1h : std_logic??v向路口控制信號 ? signal r1,y1,g1 : std_logic