【正文】 →I /OI /O →C P UI /O →C P UC P U → 內(nèi)存下條指令完成未完向 I / O 控制器發(fā)讀命令讀 I / O 控制器的狀態(tài)檢查狀態(tài)？從 I / O 控制器中讀字向內(nèi)存中寫字傳送完成？就緒出錯C P U →I /OI /O →C P UI /O →C P UC P U → 內(nèi)存下條指令完成未完中斷C P U 做其它事向 I / O 控制器發(fā)布讀塊命令C P U →D M AC P U 做其它事讀 D MA 控制器的狀態(tài)中斷D M A →C P U下條指令( a ) 程序 I / O 方式 ( b ) 中斷驅(qū)動方式( c ) D M A 方式第五章 設(shè) 備 管 理 2 、中斷驅(qū)動 I/O控制方式 I/O操作由程序發(fā)起，在操作完成時（如數(shù)據(jù)可讀或已經(jīng)寫入）由外設(shè)向 CPU發(fā)出中斷，通知該程序。 優(yōu)點(diǎn) ：在外設(shè)進(jìn)行數(shù)據(jù)處理時， CPU不必等待，可以繼續(xù)執(zhí)行該程序或其他程序。 第五章 設(shè) 備 管 理 3 、直接存儲器訪問 DMA I/O控制方式 該方式的特點(diǎn)是 ： ① 數(shù)據(jù)傳輸?shù)幕締挝皇?數(shù)據(jù)塊 ， 即在 CPU與 I/O設(shè)備之間 ，每次傳送至少一個數(shù)據(jù)塊； ② 所傳送的數(shù)據(jù)是 從設(shè)備直接送入內(nèi)存 的 ， 或者相反； ③ 僅在傳送一個或多個數(shù)據(jù)塊的 開始和結(jié)束 時 ， 才需 CPU干預(yù) ， 整塊數(shù)據(jù)的傳送是在 控制器 的控制下完成的 。 第五章 設(shè) 備 管 理 ?DMA控制器的組成（了解） 圖 68 DMA控制器的組成 DRM A RDCCRI / O控制邏輯…主機(jī)—控制器接口 控制器與塊設(shè)備接口c o u n t內(nèi)存C P U命令系統(tǒng)總線 D M A 控制器DMA控制器也有三部分組成： (1)主機(jī)與 DMA控制器的接口； (2)DMA控制器與塊設(shè)備 的接口； (3)I/O控制邏輯； 第五章 設(shè) 備 管 理 3. DMA工作過程 圖 69 DMA方式的工作流程 設(shè)置 AR 和 DC 初值啟動 D M A 傳送命令挪用存儲器周期傳送數(shù)據(jù)字存儲器地址增 1字計數(shù)寄存器減 1DC ＝ 0?請求中斷在繼續(xù)執(zhí)行用戶程序的同時, 準(zhǔn)備又一次傳送否是第五章 設(shè) 備 管 理 3. 直接存儲訪問方式 (DMA, Direct Memory Access) 由程序 設(shè)置 DMA控制器中的若干 寄存器值 （如內(nèi)存始址，傳送字節(jié)數(shù)），然后 發(fā)起 I/O操作，而后者 完成 內(nèi)存與外設(shè)的成批數(shù)據(jù)交換，在操作完成時由 DMA控制器向 CPU發(fā)出 中斷 。 System BusI/OControllerI/OControllerProcessorDMAControllerMemory.....第五章 設(shè) 備 管 理 I/O通道控制方式 I/O通道方式是 DMA方式的發(fā)展 ， 它可進(jìn)一步 減少 CPU的干預(yù) ， 即把對 一個 數(shù)據(jù)塊的讀 (或?qū)?)為單位的干預(yù) ， 減少為對 一組 數(shù)據(jù)塊的讀 (或?qū)?)及有關(guān)的控制和管理為單位的干預(yù) 。 例如 ， 當(dāng) CPU要完成一組相關(guān)的讀 (或?qū)?)操作及有關(guān)控制時 ，只需向 I/O通道發(fā)送一條 I/O指令 ， 以給出其所要執(zhí)行的通道程序的首址和要訪問的 I/O設(shè)備 ， 通道接到該指令后 ， 通過執(zhí)行通道程序便可完成 CPU指定的 I/O任務(wù) 。 它規(guī)定了指令所執(zhí)行的操作，如讀。 標(biāo)明字符送入內(nèi)存和從內(nèi)存取出時的內(nèi)存首址。 表示本條指令所要讀 (或?qū)?)數(shù)據(jù)的字節(jié)數(shù)。 用于表示通道程序是否結(jié)束。 (5) 記錄結(jié)束標(biāo)志 R。 通道 是通過執(zhí)行 通道程序 ，并與 設(shè)備控制 器共同實(shí)現(xiàn)對 I/O設(shè)備控制的。通道指令與一般的機(jī)器指令不同，它的 每條指令 中包含下列諸信息； 第五章 設(shè) 備 管 理 操作 P R 計數(shù) 內(nèi)存地址 WRITE 0 0 80 813 WRITE 0 0 140 1034 WRITE 0 1 60 5830 WRITE 0 1 300 2021 WRITE 0 0 250 1850 WRITE 1 1 250 720 第五章 設(shè) 備 管 理 DMA案例 嵌入式系統(tǒng)采用的處理器是 TI公司的DM642。 可采用的方式有 DMA、 EDMA（擴(kuò)展直接存取訪問） 、 QDMA（快速直接存取訪問） 第五章 設(shè) 備 管 理 ?DMA C6000系列 DMA有 4個獨(dú)立的傳輸通道。（含使用的通道、數(shù)據(jù)源地址、數(shù)據(jù)傳輸?shù)哪康牡刂返龋? 配置寄存器實(shí)現(xiàn)啟動。每個通道都有一個事件與之關(guān)聯(lián)，由這些事件來觸發(fā)相應(yīng)通道的傳輸。 。 。 。 一幀含有 16個字節(jié) 一次傳送一幀 第五章 設(shè) 備 管 理 IDX 32位長 確定 偏移量 FRM IDX確定下一幀的偏移地址，或者說相鄰 2幀之間的步幅（間距）單位：字節(jié) ELE IDX確定下一 陣列 （ 可以理解為數(shù)組 ）的偏移地址 CH8_IDX = 0x0020 0000 相鄰 2幀之間步幅為 32 由于采用 1維傳輸，而此項是控制二維傳輸?shù)?，所以不設(shè)置此項 第五章 設(shè) 備 管 理 ? 其實(shí)配置 EDMA就是通道參數(shù)初始化，然后啟動通道開始傳輸 ? 見下面案例： 第五章 設(shè) 備 管 理 define ESRL *(unsigned int *)0x01a0fffc define ESRH *(unsigned int *)0x01a0ffbc define CCER *(unsigned int *)0x01a0ffec //通道連接使能寄存器 define CH8_OPT *(unsigned int *)0x01a000c0 define CH8_SRC *(unsigned int *)0x01a000c4 define CH8_CNT *(unsigned int *)0x01a000c8 define CH8_DST *(unsigned int *)0x01a000cc define CH8_IDX *(unsigned int *)0x01a000d0 define CH8_RELOAD_LINK *(unsigned int *)0x01a000d4 第五章 設(shè) 備 管 理 TEST_edma() { ////////////////////////////////// CH8_SRC = (unsigned int )src。//(0x80019220)。//(unsigned int)dst。 CH8_CNT = 0x00010010。 CH8_OPT = 0x0da01100。// ESRL = ESRL|0x00000100。 ///////////////////////////////////////////// } 第五章 設(shè) 備 管 理 QDMA 使用 2組寄存器進(jìn)行控制。 A、存儲設(shè)備 b、系統(tǒng)設(shè)備 c、用戶設(shè)備 d、虛擬設(shè)備 如果 I/O設(shè)備與存儲設(shè)備進(jìn)行數(shù)據(jù)交換不經(jīng)過 CPU來完成，這種數(shù)據(jù)交換方式是（ ） A、程序查詢 b、中斷方式 c、 DMA方式 d、無條件存取方式 大多數(shù)低速設(shè)備都屬于（ ）設(shè)備。 (2) 減少對 CPU的 中斷頻率 ， 放寬對 CPU中斷響應(yīng)時間的限制。 設(shè)備管理中引入緩沖機(jī)制的主要原因是為了（ 1）（ 2）（ 3）。 計算進(jìn)程調(diào)用， Nextg供使用，然后下移，同時變 C 輸入進(jìn)程調(diào)用， Nexti供調(diào)用，然后下移 (2) Releasebuf過程。 (2) Nextg指針追趕上 Nexti指針。 為了管理上的方便 ， 可將相同類型的緩沖區(qū)鏈成一個隊列 ， 于是可形成以下三個隊列： （ 1） 空緩沖隊列 emq。 (3) 輸出隊列 outq。 Wait(MS(type))。 Signal(MS(type))。 Addbuf(type, number)。 Signal(RS(type))。 判斷對錯 ? 緩沖技術(shù)中的緩沖池在（ ）中。 a、緩沖池 b閉緩沖區(qū)環(huán) c單緩沖區(qū) d雙緩沖區(qū) 主存 a 第五章 設(shè) 備 管 理 設(shè)備分配 設(shè)備分配數(shù)據(jù)結(jié)構(gòu) 設(shè)備分配原則 假脫機(jī)技術(shù) 返回 由于外設(shè)資源的有限，需解決進(jìn)程間的外設(shè)共享問題，以提高外設(shè)資源的利用率。 這里有兩種作法： 1)在進(jìn)程間 切換使用 外設(shè)，如鍵盤和鼠標(biāo)； 2)通過一個 虛擬設(shè)備 把外設(shè)與應(yīng)用進(jìn)程隔開，只由虛擬設(shè)備來使用設(shè)備。反映設(shè)備的特性、設(shè)備和控制器的連接情況。 SDT表項的主要組成： – DCT指針：指向相應(yīng)設(shè)備的 DCT； – 設(shè)備使用進(jìn)程標(biāo)識：正在使用該設(shè)備的進(jìn)程標(biāo)識； – DCT信息：為引用方便而保存的 DCT信息，如：設(shè)備標(biāo)識、設(shè)備類型等； ? 控制器控制表 (COCT, COntroller Control Table)：每個設(shè)備控制器一張，描述 I/O控制器的配置和狀態(tài) 。 – 通道控制表 (CHCT, CHannel Control Table)：每個通道一張，描述通道工作狀態(tài)。 ； – 共享設(shè)備 ：磁盤、網(wǎng)卡等； – 虛擬設(shè)備： 一臺物理設(shè)備虛擬成多臺虛擬設(shè)備，合理調(diào)用 ? 設(shè)備 分配方式 ：各有優(yōu)缺點(diǎn) – 靜態(tài)分配 ：在進(jìn)程剛創(chuàng)建時分配，在進(jìn)程退出時釋放； ? 不會出現(xiàn)死鎖； ? 設(shè)備利用率不高； – 動態(tài)分配 ：在進(jìn)程執(zhí)行過程中根據(jù)需要分配，使用結(jié)束后釋放； ? 需要考慮死鎖問題 ? 有利于提高設(shè)備利用率 返回 設(shè)備分配的原則是合理使用外設(shè) (公平和避免死鎖 )，提高設(shè)備利用率。 – 先來先服務(wù) (FCFS)： 按 I/O請求的先后順序，排成 I/O請求命令隊列；按 FCFS分配設(shè)備； – 基于優(yōu)先級 ：依據(jù)進(jìn)程的優(yōu)先級，指定 I/O請求的優(yōu)先級，排成不同優(yōu)先級隊列；按優(yōu)先級高低分