【正文】 集成化的發(fā)展，其應用領域也逐漸由傳統(tǒng)的控制擴展為控制處理、數(shù)據(jù)處理以及數(shù)字信號處理 (DSP， Digital Signal Processing)等領域。 它的 CPU 內(nèi)核采用最新推出的 Microcontroller and Signal Processor16 位微處理器 (以下簡稱 181。nSP?)通用核結(jié)構(gòu)。39。39。其匯編指令近似 C語言，具有較高的 C語言編程效率。因此，以 181。nSP?為核心的 SPCE061A 微控制器是適用于錄音、放音、數(shù)字語音識別應用領域產(chǎn)品的一種最經(jīng)濟的選擇。可以說基于 SPCE061A 的 “ 出氣寶寶 ” 的設計與上述產(chǎn)品的技術手段、基本原理相類似。 加速度傳感器是一種能 夠測量加速力的電子設備。加速力可以是個常量，比如 g，也可以是變量。 多數(shù)加速度傳感器是根據(jù)壓電效應的原理來工作的。當然，還有很多其它方法來制作加速度傳感器，比如壓阻技術，電容效應，熱氣泡效應，光效應，但是其最基本的原理都是由于加速度產(chǎn)生某個介質(zhì)產(chǎn)生變形，通過測量其變形量并用相關電路轉(zhuǎn)化成電壓輸出 [3]。由于加速度造成的晶體變形會產(chǎn)生電壓，只要計算出產(chǎn)生電壓和所施加的加速度之間的關系，就可以將加速度轉(zhuǎn)化成電壓輸出。這樣，在 質(zhì)量 M 為已知常量的前提下，加速度與外力成正比例關系。機械力也就轉(zhuǎn)化成可以控制單片機的電信號，達到了系統(tǒng)設計的要求 [4]。本文的主要內(nèi)容也是以實際設計為骨架，輔以對必要知識的介紹，構(gòu)成了一個重點突出、條理鮮明、內(nèi)容豐實的整體。硬件設計包括外部電路的設計與連接 、單片機的 I/O 口設計、 AD 轉(zhuǎn)換設計、音頻設計、傳感器電路等。 本文的結(jié)構(gòu)主要安排為三章，具體內(nèi)容分布如下： 第一章：緒論，闡述課題的開發(fā)背景，提出該課題的研究依據(jù)和意義；介紹了 SPCE061A 與單片機的發(fā)展現(xiàn)狀；內(nèi)容概述對整篇論文起提綱挈領。 第三章：軟件設計，主要分為軟件系統(tǒng)的開發(fā) 、音頻的設計、 I/O 口與A/D 轉(zhuǎn)換的定義、主程序設計四方面的內(nèi)容。因此，硬件器件我們選擇了 61 板和 MMA7260QT 三軸加速度傳感器。 MMA7260QT 三軸小量程加速傳感器是檢測物件運動和方向的傳感器，它根據(jù)物件運動和方向改變輸出信號的電壓值。下面，我們將對所選的這兩部分硬件結(jié)構(gòu)分別予以介紹。 7 圖 21 61 板框圖 我們在設計中選擇的硬件是以凌陽 16位單片機 SPCE061A為核心的精簡開發(fā)－仿真－實驗板，簡稱 61 板，其硬件框圖如圖 21所示。關于 61 板的硬件框圖說明如表 21所示。 供電電路 PLL 鎖相環(huán)外部電路 *Power Power電源指示燈 *Sleep Sleep睡眠指示燈 K4 復位按鍵 RESET 復位電路 S5 EZ_PEOBE 和 PROBE 切換的 3pin 單排針 PROBE 在線調(diào)試器串行 5pin EZ_PROBE 下載線的 5pin 接口 J3 2pin 喇叭插針 MIC 麥克風輸入電路 DAC 一路音頻輸出電路 VRT A/D 轉(zhuǎn)換外部參考電壓輸入接口 OSC 32768 晶振電路 K1K3 擴展的按鍵：接IOA0IOA2 R/C 其它外圍電阻電容 8 SPCE061A 61 板核心： 16 位微處理器 PORTA/B 32 個 I/O 口 61 板的核心是凌陽 16 位單片機 SPCE061A，封裝形式為 PLCC84，具有豐富的功能引腳。其中輸入 /輸出(I/O)接口、音頻輸入 /輸出接口等在實驗設計中經(jīng)常用到。 輸入 /輸出 (I/O)接口。在引腳分布圖 (可參考 61 板說明書，這里不重點說明 )中，對應的 SPCE061A 引腳為： A口， 41～ 4 5 54～ 60； B口， 5～ 81～7 68～ 64。 圖 22 SPCE061A 的接口 音頻輸入 /輸出接口。 線調(diào)試器 PROBE 和 EZ_PROBE 接口。這樣，就不需要再用仿真器和編程器了。 電源接口。所以，在板子上具有兩種工作電壓： 5V 和 。 61板的供電電源系統(tǒng)采用用戶多種選擇方式：即5V 供電和 供電兩種供電方式。另外也可以直接外接 5V的直流穩(wěn)壓源供電， 5V 電壓再通過 SPY0029 穩(wěn)壓到 。需要注意的是由于 SPY0029A最大輸出電流為 50mA，所以如果需要外接一些模組時要先考慮負載能力。復位是對 61板內(nèi)部的硬件初始化， 61 板本身具有上電復位功能，即通電就自動復位，另外，還具有外部復位電路，即在引腳 6上外加一個低電平就可令其復位。 10 MMA7260QT 三軸加速度傳感器 MMA7260QT3 軸小量程加速傳感器是檢測物件運動和方向的傳感器，它根據(jù)物件運動和方向改變輸出信號的電壓值。如果沿著某一個方向活動，或者受到重力作用，輸出電壓就會根據(jù)其運動方向以及設定的傳感器靈敏度而改變其輸出電壓。本次設計中加速度傳感器模塊的各接口分布如圖 23所示。各個接口的定義如下：引腳 Z表示 z 軸方向電壓輸出；引腳 Y表示 y 軸方向電壓輸出；引腳 X 表示 x 軸方向電壓輸出；S S2 表示傳感器靈敏度選擇信號； 引腳表示輸入電壓，同時可以接到單片機 AD參考電壓端； 5V引腳表示電源輸入； GND 引腳表示接地； SL引腳表示傳感器休眠與否選擇，如果不接，默認為工作狀態(tài) [6]。根據(jù)在引腳 S1和引腳 S2 上的邏輯輸入，裝置的內(nèi)部增益將會發(fā)生變化，使得 11 該裝置在 ， 2g， 4g或 6g 四種不同的靈敏度下進行工作。一些產(chǎn)品在應用過程中為了達到最佳工作性能，需要不同的靈敏度。在產(chǎn)品工作的過程中，可以在任意時候改變加速度的靈敏度。 表 22 加速度選擇引腳說明 S1 S2 加速度選擇范圍 靈敏度 0 0 800 mV/g 0 1 2g 600 mV/g 1 0 4g 300 mV/g 1 1 6g 200 mV/g 系統(tǒng)電路的連接 圖 24 系統(tǒng)結(jié)構(gòu)圖 選擇好了設計中所用原器件，了解了其大致性能，下面我們將討論整個系統(tǒng)外部電路的連接。必要的時候可添加外擴存儲器模塊。整個系統(tǒng)中數(shù)據(jù)傳送的路徑結(jié)構(gòu)如圖 24所示。確保輸入輸出端口以及AD 轉(zhuǎn)換等功能正常后，即可進行系統(tǒng)電路連接。而對于加速度傳感器模塊來說，本設計基本功能的實現(xiàn)只需要 X 軸、 Y 軸、 Z 軸、電源、接地五個引腳。把插線的另一端與加速度傳感器的上述五個引腳相連接。整個系統(tǒng)的外部電路連接如圖 25 表示。對其硬件的了解與設置直接關系到系統(tǒng)性能的實現(xiàn)。 輸入 /輸出控制單元設計 輸入 /輸出接口 (也可簡稱為 I/O 端口 )是單片機與外設交換信息的通道。本次設計中傳感器的信號正是由輸入端口傳入內(nèi)部電路。 SPCE061A的輸入 /輸出 接口包含了多種控制單元，其結(jié)構(gòu)如圖 26所示。這兩個端口的每一位都可通過編程單獨定義成輸入或輸出口。本次設計中選用 A 口作為輸入口 [7]。每 3 個對應的控制向量組合在一起，形成一個控制字，用來定義相對應 I/O 端口位的輸入輸出狀態(tài)和方式。這為系統(tǒng)的硬件設計帶來了很大的方便。 I/O 端口的組合控制設置如表 23 所示： 表 23 I/O 端口的控制向量組合 Direction Attribution Data 功能 是否喚醒 功能描述 0 0 0 下拉 是 帶下拉電阻的輸入引腳 0 0 1 上拉 是 帶上拉電阻的輸入引腳 0 1 0 懸浮 是 懸浮式輸入引腳 0 1 1 懸浮 否 懸浮式輸入引腳 1 0 0 高電平輸出（帶數(shù)據(jù)反相器） 否 帶數(shù)據(jù)反相器的高電平輸出 1 0 1 低電平輸出（帶數(shù)據(jù)反相器） 否 帶數(shù)據(jù)反相器的低電平輸出 1 1 0 低電平輸出 否 帶數(shù)據(jù)寄存器的低電平輸出 1 1 1 高電平輸出 否 帶數(shù)據(jù)寄存器的 15 高電平輸出 其中， 當 Direction、 Attribution 和 Data 的設定值為 011 時，懸浮輸入作為 ADC IOA[0～ 6]的輸入。 P_IOA_Data(讀 /寫 )(7000H)。當 A 口處于輸入狀態(tài)時，讀出是讀 A 口引腳電平狀態(tài)；寫入是將數(shù)據(jù)寫入 A 端口的數(shù)據(jù)寄存器。 P_IOA_Buffer(讀 /寫 )(7001H)。當 A口處于輸入狀態(tài)時，寫入是將 A端口的數(shù)據(jù)向量寫入 A端口的數(shù)據(jù)寄存器；讀出則是從 A端口數(shù)據(jù)寄存器內(nèi)讀其數(shù)值。 對輸出而言， P_IOA_Data 與 P_IOA_Buffer 是一樣的。假設 IOA[0]作為輸出，并去接 LED 陽極 (LED 陰極接地 )。 在某些需要較大驅(qū)動能力的 LED 而言， LED 會亮，但 IOA[0]會被 拉到一個很低的值。讀回的意義是是方便做其它的 IO運算。 A 端口的方向向量單元，用于用來設置 A口是輸入還是輸出，該方向控制向量寄存器可以寫入或從該寄存器內(nèi)讀出方向控制向量。 P_IOA_Attrib(讀 /寫 )(7003H)。 方向向量 _Dir、屬性向量 _Attrib 和數(shù)據(jù)向量 _Data 分別代 表三個控制口。表 31 具體表示了如何通過對 I/O 16 口的 _Dir、 _Attrib 以及 _Data 進行編程，來設定端口位的輸入 /輸出狀態(tài)和方式。 _Attrib位決定了在端口位的輸入狀態(tài)下是為懸浮式輸入還是非懸浮式輸入：即 0為帶上拉或下拉電阻式輸入，而 1 則為懸浮式輸入。 _Data位在端口位的輸入狀態(tài)下被寫入時，與 _Attrib 字節(jié)合在一起形成輸入方式的控制字 00、 0 11，以決定輸入端口是帶喚醒功能的上拉電阻式、下拉電阻式或懸浮式以及不帶喚醒功能的懸浮式輸入。 本次設計中，以 A口中 0～ 6 的任意 3 個引腳作為輸入引腳，以傳入外部加速度傳感器中 X、 Y、 Z三個方向上的數(shù)據(jù)。方向向量 _Dir、屬性向量 _Attrib 和數(shù)據(jù)向量 _Data 的設定值為 011。其余 7個通道(Line_In)和 IOA[0～ 6]引腳共享，可以將輸入的模擬信號 (如電壓信號 )轉(zhuǎn)換為數(shù)字信號。無效的 A/D 模擬信號 (超過 VDD+ 或是低于 )將影響轉(zhuǎn)換電路的工作范圍，從而降低 ADC 的性能。 ADC 的最大輸入電壓由 P_ADC_Ctrl(寫 )(7015H)的第 7 和第 8 位的值決定。第8 位 V2VREFB 決定了 2V 電壓源是否起作用。此反饋回路把 ADC 的最高參考電壓設置為 2V。 在 ADC 內(nèi)，由 DAC0 和逐次逼近寄存器 SAR 組成逐次逼近式模擬數(shù)字轉(zhuǎn)換器 (SAR ADC)。系統(tǒng)的默認值為 ADE=0(關閉 ADC)。 通過設置 P_ADC_MUX_Ctrl(寫 )(702BH)的第 0～ 2 位，可以為 A/D 轉(zhuǎn)換選擇輸入通道。工作時，如果 MIC_In通道和 Line_In 通道都處于直接工作模式，程序會檢查 P_ADC_Ctrl 的第 15位。當 MIC_In 通道處于定時器鎖存狀態(tài)時，它可以優(yōu)先存取 ADC。 用戶可通過讀取 P_ADC(讀 )(7014H)單元，取得從 MIC_In 通道輸入的模擬信號轉(zhuǎn)換結(jié)果。 選擇 MIC_In 通道后，可通過設置 P_DAC_Ctrl(寫 )(702AH)的第 3 和 4位，選擇 A/D 轉(zhuǎn)換的觸發(fā)事件。然而，在選擇 Line_In 通道后，只有在讀取 P_ADC_LINE IN_Data(讀 )(702CH)單元的內(nèi)容后，才執(zhí)行A/D 轉(zhuǎn)換，且不能使用定時器鎖存數(shù)據(jù)。注意，供電復位后不論 ADC 是否被啟用， VMIC 信號都預設為 ON。即， VMIC 的狀態(tài)和 ADC 的狀態(tài)無關。 硬件 ADC 的最高速率限定為 (Fosc/32/16)Hz，如果速率超過此值，當從P_ADC(讀 )(7014H)/P_ADC_LINEIN_Data(讀 )(702CH)單元讀出數(shù)據(jù)時會發(fā)生錯誤。最大輸出電流可為 2mA 或是默認的值 3mA。 在 ADC 自動方式被啟用后，會產(chǎn)生出一個啟動信號，即 RDY=0。逐次逼近式控制首先將 SAR 中數(shù)據(jù)的最高有效位設為 1，而其它位全設為 0，即 1000000000B。如果 VinVDAC0， 則保持原先設置為 1的位 (最高有效位 )仍為 1；否則，該位會被清為 0。這個逐次逼近的過程一直會延續(xù)到 10 位中的所有位都被測試之后， A/D 轉(zhuǎn)換的結(jié)果便會保存在 SAR 內(nèi)。此時，用戶通過讀取 P_ADC (7014H)或 P_ADC_MUX_Data(702CH)單元可以獲得 10位的 A/D 轉(zhuǎn)換數(shù)據(jù)。若未讀取 P_ADC(7014H)或 P_ADC_MUX_Data(702CH)單元中的數(shù)據(jù)， RDY 仍會保持為 1，并且不會啟動下一次的 A/D 轉(zhuǎn)換。從 LIN_IN[1～ 7]輸入的模擬信號直接被送 19 入緩沖器 P_ADC_MUX_Data(702CH)；從 MIC_IN 輸入的模擬信號則要經(jīng)過緩沖器和放大器。 P_ADC(讀 /寫 )(7014H)。逐次逼近式的 ADC由一個 10位 DAC(DAC0)、一個 10位寄存器 DAR0、一個逐次逼近寄存器 SAR 和一個比較器 COMP 組成。若 P_DAC_Ctrl單元第