【正文】 5： 14），確定了一些明確的操作和格式領(lǐng)域的如何使用。最后兩個領(lǐng)域是 SRC 和DST，分別是 3位的來源登記和目的地登記領(lǐng)域。首先， OPCODE 是指定的操作。 圖 1 圖 2給出了 CPU的指令格式。根據(jù)一些明確的操作和是否分開操作，將這些操作分成 4 組。 圖 1 包含了 42 個通過指令集進行的操作。最后登記的是處理器狀態(tài)寄存器 PSR，它包括最右邊的五個位 3 的信息；剩下的都被假定包含 Z,N,C,和V，他們分別位于 03 之間。 除了注冊文件，還有一個程序計數(shù)器 pc 和堆棧指針 SP。這個注冊文件有 8 個寄存器，從 R0 到 R7。 指令集構(gòu)架 圖 1 顯示了程序員獲得的一套復(fù)雜指令集計算機（ CISC）的寄存器。即使是指令集領(lǐng)域和有聯(lián)系的同代碼的這種協(xié)調(diào)一致的努力。控制單元的設(shè)計必須涉及硬件組織和微程序組織的一個協(xié)調(diào)的定義。對登記檔案，功能單元以及總線進行修改來支持現(xiàn)有的指令集構(gòu)架。 我們?yōu)閷嵤?fù)雜指令集計算機（ CISC）構(gòu)架而設(shè)計一個數(shù)據(jù)路徑。我們以介紹指令集構(gòu)架為開端，它包括 CPU 的注冊設(shè)置，教學(xué)形式，和處理方式。這些是兩個截然不同指令集架構(gòu)，數(shù)據(jù)路徑和控制單元的組合。但是，參考資料可以在這本書的前幾節(jié)里找到詳細(xì)的信息。這些材料廣泛使用了表格和圖表。 本章的目的是提交兩個 CPU 的設(shè)計，用來說明指令集，數(shù)據(jù)路徑，和控制單元的構(gòu)造特征的合并。如果數(shù)據(jù)途徑是流水線那么控制單元也有可能是流水線。這個數(shù)據(jù)途徑有可能是流水線，也有可能不是。 1．雙 CPU的設(shè)計 正如我們前一章提到的，一個典型的 CPU 通常被分成兩部分：數(shù)據(jù)路徑和控制單元。在詳細(xì)的設(shè)計檢查之后，我們比較了兩個 CPU 的性能，并提交了用來提高性能的一些方法的簡要概述。最重要的是它的微控制器的成本很低，符合成本效益。字長也許更短，（或者說 4或 8個字節(jié)），編制數(shù)量少，指令集有限。例如，一個微控制器出現(xiàn)在普通電腦的鍵盤和檢測器中，但是這些組件也被屏蔽。在通用計算機開始的第一章， CPU 作為處理器的一部分被屏蔽了。 畢業(yè)設(shè)計 (論文 )外文文獻翻譯 譯文： (中央處理器設(shè)計 ) 1 原文出處 ： Madden S,Frankin M,Hellerstein J,et :an acquisitional query processing system for sensor works. 中央處理器設(shè)計 摘要 CPU(中央處理單元 )是數(shù)字計算機的重要組成部分 , 其目的是對從內(nèi)存中接收的指令進行譯碼，同時對存儲于內(nèi)部寄存器、存儲器或輸入 輸出接口單元的數(shù)據(jù)執(zhí)行傳輸、算術(shù)運算、邏輯運算以及控制操作。在外部， CPU 為轉(zhuǎn)換指令數(shù)據(jù)和控制信息提供一個或多個總線并從組件連接到它。但是 CPU 有可能出現(xiàn)在很多電腦之間，小，相對簡單的所謂微控制器的計算機被用在電腦和其他數(shù)字化系統(tǒng)中，以執(zhí)行限制或?qū)ｉT任務(wù)。在這種微控制器中，與我們在這一章中所討論的 CPU 可能十分不同。 相對而言，性能差，但對完成任務(wù)來說足夠了。 在接下去的幾頁里，我考慮的是兩個計算機的 CPU，一個是一個復(fù)雜指令集計算機（ CISC），另一個是精簡指令集計算機（ RISC）。最后，我們討論了關(guān)于一般數(shù)字系統(tǒng)設(shè)計的設(shè)計思路。該數(shù)據(jù)路徑由一個功能單元、登記冊和內(nèi)部總線組成，為 在功能單元、存儲器以及其他計算機組件之間提供轉(zhuǎn)移信息的途徑?？刂茊卧梢粋€程序計數(shù)器，一個指令寄存器，控制邏輯，和可能有其他硬或微程序組 2 成。電腦的 CPU 是一個部分，要么是復(fù)雜指令集計算機（ CISC），要么是精簡指令集計算機（ RISC），有自己的指令集架構(gòu)。該設(shè)計將自上而下，但隨著先前組件設(shè)計的重新使用，來說明指令集構(gòu)架 在數(shù)據(jù)路徑和控制單元上的影響，數(shù)據(jù)路徑上的單元的影響力。 雖然我們重用和改變部分來自其他國家的設(shè)計，其他章節(jié)的背景信息，此處不再重復(fù)。 這兩個 CPU是為了一個帶有微程序控制單元的使用非流水線數(shù)據(jù)路徑的復(fù)雜指令集計算機（ CISC）和一個帶有硬控制單元的使用流水線數(shù)據(jù)路徑的精簡指令集計算機（ RISC）而提出的。 2．復(fù)雜指令集計算機 我們提交的第一個設(shè)計就是為一個帶有非 流水線數(shù)據(jù)路徑和微程序的控制單元的 復(fù)雜指令集計算機而設(shè)計的。復(fù)雜指令集計算機（ CISC）的指令集構(gòu)架的性質(zhì)是通過它的內(nèi)存到內(nèi)存進行數(shù)據(jù)存取操作指示 8 個處理模式，兩長指令格式和指令集，來為它們的執(zhí)行獲得重要的運行序列。這個數(shù)據(jù)路徑是基于最初描述的 79 節(jié)里，并納入了 810 節(jié)里的 CPU 中。 一旦數(shù)據(jù)路徑被明確 ，被設(shè)計的一個控制單元就去完成指令集構(gòu)架的執(zhí)行。特別是把微程序分成微線路，然而同時也設(shè)計了它們相互影響的音序器，這是設(shè)計的關(guān)鍵部分。以下是硬件和微代碼組織的定義，我們詳細(xì)描述的是為運行代表的微型代碼個微型線路的基本部分。所有的注冊有 16 位。 R0 是一個寄存器，當(dāng)它被作為目的 來使用，作為來源和拋棄的結(jié)果來使用時她總是提供零價值。堆棧指針的出現(xiàn)的情況表明內(nèi)存堆棧是構(gòu)架的一部分。另外，一個存儲中斷使得 EI處在 4 的位置上。每個操作都一個記憶和精心挑選的同位代碼。另外，這些狀態(tài) 位受到被列開的操作的影響。通用指令格式的有五個領(lǐng)域。接下去的兩個是 MODE 和 S，是被用來確定運算的地址。此外，還有一個可選的第二個字母 W，隨著一些作為一個操作或一個地址的指示而出現(xiàn)的，而不是隨著其他出現(xiàn)的。 當(dāng)這 4 些位是 00 時 ，要么是沒有被要求的操作要么是被 OPCODE 隱含的操作的位置。右邊的 4 個 OPCODE 位可以指定多達 16 個操作或帶有暗示的操作地址。因為有了一個操作， MODE 領(lǐng)域就會為獲得它而指定處理方式。 S 領(lǐng)域和 SRC 領(lǐng)域涉及到兩個運算的同時出現(xiàn)，因此不被用于典型的單一的操作指示。為獲得最大的靈活性，這個切換數(shù)額是只針對像來源運算一樣的的運算。對帶有單一運算的 16 位指令來說有足夠的 OPCODE 位。 MODE 的前兩位指定了 4 中不同的處理類型：注冊、立即、索引以及相關(guān)的程序計數(shù)器 PC。一個例外就是直接處理，它是通過運用間接立即類型而獲得的。對指令的注冊類型來說， MONE(2:1)=00 和這個 W字母是不需要的。表格的第三欄提供了注冊轉(zhuǎn)換為針對一個操作指令的每個處理模式的聲明。通用指令的所有領(lǐng)域，其中包括 S和 SRC，被用于為所有指令的案件。如果 S等于 0，那么來源使用被 MODE 指定的處理模式，且來源是注冊的。注 冊轉(zhuǎn)換為處理結(jié)果的描述在在表 2 第四次和第五次欄已給出了。 帶有 IR(15:14)=11 的指令是分流的。對于這個類型的所有指令，目的地的地址（而不是操作）成為新的地址放置程序計數(shù)器 PC 里。 在進行下一步之前，明確數(shù)據(jù)路徑來支持指令集構(gòu)架，我們將簡要的說明構(gòu)架的特征來界定是復(fù)雜指令集計算機（ CISC）或是精簡指令集計算機（ RISC）。一些不會顯示的操作是多余的。例如， LD, ST, IN, 和 OUT 都可以通過使用在內(nèi)存映射結(jié)構(gòu)里的 MOVE 指令來實現(xiàn)。有 8 個處理模式和兩種不同長度的指令格式。這些特征明確指出這是一個復(fù)雜指令集計算機（ CISC）的架構(gòu)。該數(shù)據(jù)路徑顯示在第 810節(jié)，和新的數(shù)據(jù)路徑，是給出的圖 106的基礎(chǔ)上進行修改的。 在第 810節(jié)里，注冊 R8是被作為臨時的存儲位置。因此，更多的臨時存儲需要通過微程序來使用。接下去的 8個登記， R8R15，是被用來作為微程序的臨時存儲，并從程序員那就被隱藏。如前所述，編程 R0 提供的是一個常數(shù) R1 到 R7可提供給程序員使用，編程 R8到 R15 提供通用的臨時存儲被微程序使用，最后 4個編程， R12 到 R15 具有特殊的用途：保持簡單的微型代碼，標(biāo)準(zhǔn)的位置對存儲的操作和被為大多數(shù)指令而執(zhí)行的微代碼所使用的地址來說是必不可少的。 我們不能進入 8個基于在指令集內(nèi)可用 3 位登記地址的臨時登記冊。此外，允許注冊地址的靈活性通過 DST 成為來源和通過 SRC成為目的地，他們是需要操作結(jié)果的允可來直接存放在內(nèi)存中。該指令集架構(gòu)使用兩個地址，一個 圖 3 是來源操作，一個是像目的地一樣的其他來源。雖然在微指令水平上的地址從 3個減少到 2 個是沒必要的，但對在微指令中的注冊地址和指令格式中的匹配使用的登記領(lǐng)域的位的數(shù)量的減少還是必要的。在微指令中有 5 位的空間是用來合并目的地和來源地址的 DSA，再增加 5位空間給 B 地址 SB。如果一個指令地址被選定了，不管它是被增加的 4 倍 2 比 1 多 功能器確定的 DST 還是 SRC。 0被附加到 DST 和 SRC 的這個三位領(lǐng)域的左邊致使它們能狗處理 RO 到 ，是來自包括四個位的的微指令的地址以致所有的 17 個編程都能被達到。登記檔案結(jié)果的一個特征顯示在圖 104( b)中。這個修改涉及到切換邏輯的最終的位。對于右邊的算術(shù)轉(zhuǎn)變，她寫的位是即將來的位，對于左邊算術(shù)的轉(zhuǎn)變， 0 是即將來的位。最后，隨著執(zhí)行要的旋轉(zhuǎn)是作為切換器的兩端的一個輸入而提供執(zhí)行觸發(fā)器的輸出。同時，來自 輸入操作的適當(dāng)?shù)?這些輸入是由兩個 4 比 1 多路復(fù)用器提供的，它們是 MUX R 和 MUX L，添加到一個基本的 16 位切換器中，所有這些都顯示在圖 5(a)。一個 2 比 1 多路復(fù)用器 MUX SO 選擇的結(jié)束位來傳遞到執(zhí)行觸發(fā)器。 對最初的數(shù)據(jù)路徑的所有修改都顯示在圖 5上。當(dāng)然，一些已經(jīng)做出的決定就不需要 再進行討論了。 微程序控制組織 微程序控制單元伴隨著圖 4 和圖 5的數(shù)據(jù)路徑。其中之一是控制單元登記：指令登記 IR，程序計數(shù)器 PC 和堆棧指針度 SP。這里，因為它們被注冊文件分開了，被并最初的程序控制使用，我們已用控制來包含他們。微程序的程序計數(shù)器，控制處理登記 CAR 按順序的到達下一個地址或者平行登錄。 微線路有子線路，就像程序。SBR 被用來存儲關(guān)于 CAR 的下一代地址，同時一個微子線路是在微路線的要求下為了使微程序執(zhí)行轉(zhuǎn)向下一個微指令。 微程序結(jié)構(gòu) 我們對微程序進行了自上而下的設(shè)計。這些線路有跟在第 810 部分中流水線 CPU 階段相似的標(biāo)簽。在某種程度上，流動之間和路線范圍內(nèi)跟指令和他們的解碼器是密切相關(guān)的。這個流動顯示在圖 108 中，這個圖表并不是嚴(yán)格的 ASM 圖，因為每個矩形框?qū)?yīng)的微線路代表了不同的國家而不是一個單一的國家以及對應(yīng) 的是多計時周期而不是單一的周期。 PC 提供了地址以及已經(jīng)更新的下一個地址。指令解碼過程是以使用 MUX M 和測繪光盤為開始 8 的。此外，除非前兩個等于 01，否則從左邊起的第三位被忽視。這個分支被圖中的五個二進制決策框代替。在另一種情況下，程序分支地址被獲取。有三條途徑去解除障礙取決于決策框制定的決策。在兩個操作擷取的最后有一個額外的決策要求。根據(jù)操作碼（ OPCODE）的前三個位，要么一個單一的操作，兩個操作（或者一個操作加一個參數(shù)），要么一個分支地址，這二者選其一。這四個執(zhí)行路線 表明操作在這些標(biāo)準(zhǔn)的注冊位置里，以及在大多情況下，利用它們產(chǎn)生一個留在標(biāo)準(zhǔn)位置 DD 的結(jié)果。 繼其執(zhí)行，在目的地中，大部分操作去存放結(jié)果是必要的。但是，一些操作沒有結(jié)果寫入程序中。在每個執(zhí)行微線路之后，在獲取下一個指令之前該程序進入了中斷。 復(fù)雜指令集計算機（ CISC）控制單元包括一個堆棧指針除了程序計數(shù)器。 控制單元還具有廣泛的跳躍和有條件的分支能力，包括微型子路線的一個層次。 精簡指令集計算機（ RISC）控制單元是流水線的，以及已添加專門的硬件去處理分支。我們研究任何形式的風(fēng)險，像軟件和硬件一頁提出每個解決方案。最后，我們把本文中的設(shè)計技術(shù)和廣泛的數(shù)字系統(tǒng)設(shè)計聯(lián)系起來。 thus, these ponents are also shaded. In such microcontrollers, the CPU may be quite different from those discussed in this chapter. The word lengths may be short (say, four or eight bits),the number of registers small, and the instruction sets limited. Performance, relatively speaking, is poor, but adequate for the task. Most important, the cost of these microcontrollers is very low, making their use cost effective. In the following pages, we consider two puter CPUs, one for a plex instruction set puter (CISC) and the other for a reduced instruction set puter (RISC). After a detailed examination of