【正文】 逐次逼近型 A/D 轉(zhuǎn)換器和并聯(lián)比較型 A/D轉(zhuǎn)換器 等，其特點(diǎn)是工作速度高，轉(zhuǎn)換精度容易保證，調(diào)準(zhǔn)也比較方便。常用的集成 ADC和 DAC 種類很多，其發(fā)展趨勢(shì)是高速度、高分辨率、易與計(jì)算機(jī)接口，以滿足各個(gè)領(lǐng)域?qū)π畔⑻幚淼囊蟆? A/D 轉(zhuǎn)換電路 A/D 和 D/A 轉(zhuǎn)換器是現(xiàn)代數(shù)字系統(tǒng)中的重要組成部分，應(yīng)用日益廣泛 。 中北大學(xué)信息商務(wù)學(xué)院 2021 屆畢業(yè)設(shè)計(jì)說(shuō)明書 第 9 頁(yè) 共 43 頁(yè) 圖 模擬開(kāi)關(guān)電路 S1～ S16 接外部的 16 模擬信號(hào)， A0、 A A A3 接 FPGA 給的地址信號(hào)， EN接使能控制信號(hào)， VSS 接地， D 為輸出端，輸出的信號(hào)經(jīng)調(diào)理后送給模數(shù)轉(zhuǎn)換器。 EN 信號(hào)為高電平時(shí)，模擬 開(kāi)關(guān)有效。 ADG706 的運(yùn)用 本設(shè)計(jì)選用的 ADG706 是 16 路模擬選擇開(kāi)關(guān)，內(nèi)部包括 16 路模擬開(kāi)關(guān)陣列，用于通道選擇的數(shù)字譯碼電路和使能輸入控制。 （ 5）切換速 度：對(duì)于傳輸快速變化的電路，要求開(kāi)關(guān)的傳輸速度高，同時(shí)應(yīng)考慮其頻率不大于 A/D 的轉(zhuǎn)換頻率，從而使得電路性能更優(yōu)。而實(shí)際開(kāi)關(guān)斷開(kāi)時(shí)為高阻狀態(tài)，漏電流不為零，常規(guī)的 CMOS 漏電流約 1nA。 （ 4）泄漏電流：指開(kāi)關(guān)斷開(kāi)時(shí)漏極電流。所以在選擇開(kāi)關(guān)時(shí)應(yīng)考慮導(dǎo)通電阻，尤其是在使用低阻抗器件的時(shí)候。 （ 2）導(dǎo)通電阻：理想的多路開(kāi)關(guān)起導(dǎo)通電阻應(yīng)為零，斷開(kāi)電阻應(yīng)為無(wú)窮大，但現(xiàn)實(shí)中的模擬開(kāi)關(guān)達(dá)不到這一要求。 模擬多路開(kāi)關(guān)的 選擇 選擇多路開(kāi)關(guān)時(shí)，通?？紤]以下幾個(gè)參數(shù)： （ 1）通道數(shù)量：通道數(shù)量對(duì)切換開(kāi)關(guān)傳輸被測(cè)信號(hào)的精度和切換速度有直接的影響，因?yàn)橥ǖ罃?shù)目越多，寄生電容和泄漏電流通常也越大。 從傳感器輸入的所有模擬信號(hào)范圍都是 0— 5 V，輸入阻抗要求大于 1 M 歐，由于電源模塊的輸出電壓只有 5 V，所以為了保證信號(hào)的完整性，設(shè)計(jì)中選用了具有軌對(duì)軌輸出特性的運(yùn)算放大器 0PA4340，并進(jìn)行了適當(dāng)?shù)姆謮杭白杩蛊ヅ涮幚?，?duì)輸出也進(jìn)行了適當(dāng)?shù)臑V波處理，圖 。數(shù)字接口提供 8 位和 16 位兩種選擇增加了與控制器連接的靈活性，不受管腳資源的限制。沖擊、振動(dòng)、緩變模擬量接入由單電源軌至軌運(yùn)算放大器 OPA4340 構(gòu)成的電壓跟隨器， 16 路模擬量數(shù)據(jù)通過(guò)信號(hào)放大調(diào)理電路接入一片 16 路高速模擬選擇開(kāi)關(guān) ADG706，通過(guò)中控 FPGA 選通將所選模擬量輸入 16 位高速逐次逼近型模數(shù)轉(zhuǎn)換器 ADS8402，將模擬信號(hào)轉(zhuǎn)換為數(shù)字信號(hào)； ADG706 模擬開(kāi)關(guān)的切換時(shí)間 42ns， 16 路切換頻率至少能可靠滿足采樣頻率大于 400 KHz 的模擬量信號(hào)。 信號(hào)采集及調(diào)理模塊 信號(hào)采集模塊 FPGA 對(duì)其外圍設(shè)備的控制全部通過(guò) I/O 端口進(jìn)行控制，極大地提高了系統(tǒng)的采集速度。 數(shù)據(jù)采集與存儲(chǔ)控制模塊均采用 Xilinx 公司的 SpartanⅡ系列 FPGA 中的XC2S100 實(shí)現(xiàn)。 根據(jù)整體設(shè)計(jì)方案，將各個(gè)模塊細(xì)化，得到系統(tǒng)整體結(jié)構(gòu)圖如圖 多路模擬量數(shù)據(jù) 采集模塊 FPGA 中心控制模塊 FLASH存儲(chǔ) 模塊 中北大學(xué)信息商務(wù)學(xué)院 2021 屆畢業(yè)設(shè)計(jì)說(shuō)明書 第 5 頁(yè) 共 43 頁(yè) 圖 系統(tǒng) 整體結(jié)構(gòu)圖 總結(jié)如下：模擬信號(hào)輸入端的輸入信號(hào)為需要采集的模擬信號(hào)，一般由傳感器提供；信號(hào)調(diào)理電路的主要作用是濾掉干擾，使傳感器輸入的被測(cè)模擬量更加準(zhǔn)確；A/D轉(zhuǎn)換使模擬量轉(zhuǎn)換成數(shù)字量，以便實(shí)現(xiàn)數(shù)據(jù)采集的目的； FPGA 提供整個(gè)系統(tǒng)的控制信號(hào)，讓整個(gè)系統(tǒng)正常有序的工作； FIFO 用來(lái)提供對(duì)采樣后的數(shù)據(jù)進(jìn)行緩存。 FLASH存儲(chǔ)器模塊在系統(tǒng)中主要完成數(shù)字信息的存儲(chǔ)。 FPGA 中心控制模塊由 FPGA 及外圍電路組成。模擬信號(hào)的采集電路通常由模擬多路開(kāi)關(guān)、電壓跟隨器、 A/D 轉(zhuǎn)換器等部分組成。 圖 整體設(shè)計(jì)方案 以上系統(tǒng)由多路模擬量數(shù)據(jù)采集模塊、 FPGA 中心控制模塊、 flash 存儲(chǔ)模塊以及其它外圍輔助電路組成。 技術(shù)要求如下： （ 1）信號(hào)采集電平范圍： 05VDC； （ 2）采樣 位數(shù)： 16bits （ 3）每通道采樣率： 40KHz； （ 4）能夠完成 FLASH 的讀寫、擦除操作。 本課題的主要目的就是：對(duì) 16 路模擬信號(hào)進(jìn)行 AD 轉(zhuǎn)換，通過(guò) FPGA 將轉(zhuǎn)換得到的數(shù)據(jù)存儲(chǔ)到 FLASH 存儲(chǔ)器中。隨著應(yīng)用領(lǐng)域的不斷深入，信號(hào)分辨率、采樣率，數(shù)據(jù)存儲(chǔ)容量，存儲(chǔ)時(shí)間等要求都大幅提升，設(shè)備可靠性和實(shí)時(shí)性要求也越來(lái)越高，因此高精度、高可靠性的大容量數(shù)據(jù)采集存儲(chǔ)系統(tǒng)就顯得尤為重要，而且抗沖擊干擾能力、可擴(kuò)展性及可移植性等方面因素都必須嚴(yán)格考慮處理 [5][6]。隨著接口總線的進(jìn)步，分布式數(shù)據(jù)采集是數(shù)據(jù)采集系統(tǒng)發(fā)展的一個(gè)重要趨勢(shì) [4]。 分布式的基本方式之一是智能采集模塊記錄信號(hào)，通過(guò)一些通用總線如 RS232，RS485 進(jìn)行傳送，或者采用基于現(xiàn)場(chǎng)總線的數(shù)據(jù)采集模塊，流行的現(xiàn)場(chǎng)總線如 CAN總線等，通過(guò)現(xiàn)場(chǎng)總線將智能采集模塊引入計(jì)算機(jī)，上位機(jī)通過(guò)定制的軟件和智能模塊通信。集中式的基本方式是采用數(shù)據(jù)采集卡進(jìn)行數(shù)據(jù)采集，將一塊基于 ISA 或 PCI 的板卡插入 PC 機(jī)上，把外部信號(hào)引至計(jì)算機(jī)的端口然后接入數(shù)據(jù)采集卡，通過(guò)定制的軟件就可以進(jìn)行采集，其顯著優(yōu)點(diǎn)是成本較低、速度塊。數(shù)據(jù)采集系統(tǒng)的接口方式也己經(jīng)拓展到 ISA、 PCI、 USB、 EIEEl394 及 VXI、 PXI 等多種總線接口， USB 總線由于具有安裝方便、高帶寬、易擴(kuò)展等優(yōu)點(diǎn)，其中 USB2． 0標(biāo)準(zhǔn)有著高達(dá) 480Mbs 的理論傳輸速率 (USB3． 0 標(biāo)準(zhǔn)也已經(jīng)發(fā)布 )，已經(jīng)逐漸成為計(jì)算機(jī)接口的主流。目前，數(shù)據(jù)采集系統(tǒng)一般從數(shù)字信號(hào)處理器 (DSP)和總線技術(shù)兩個(gè)方面進(jìn)行技術(shù)改進(jìn)以提高精度和速度。隨著工業(yè)化和現(xiàn)代化水平的不斷發(fā)展，以數(shù)據(jù)采集系統(tǒng)為核心的設(shè)備迅速在國(guó)內(nèi)外得到了廣泛的應(yīng)用，且對(duì)數(shù)據(jù)采集的要求日益提高。簡(jiǎn)言之，數(shù)據(jù)采集系統(tǒng)的主要任務(wù)就是把輸入的模擬信號(hào)轉(zhuǎn)換成數(shù)字信號(hào)，并對(duì)其進(jìn)行處理，為進(jìn)一步操作做準(zhǔn)備。 數(shù)據(jù)采 集系統(tǒng)研究現(xiàn)狀 隨著數(shù)字化進(jìn)程的加快，工業(yè)生產(chǎn)和科學(xué)研究等各個(gè)領(lǐng)域?qū)?shù)據(jù)采集提出了更高的要求。配置數(shù)據(jù)存放在片內(nèi)的 SRAM 或者熔絲圖上，基于SRAM 的 FPGA 器件工作前需要從芯片外部加載配置數(shù)據(jù)?，F(xiàn)場(chǎng)可編程門陣 列 FPGA 器件是 Xilinx 公司 1985 年首家推出的，它是一種新型的高密度 PLD，采用 CMOSSRAM 工藝制作，其內(nèi)部由許多獨(dú)立的可編程邏輯模塊 (CLB)組成，邏輯塊之間可以靈活的相互連接。在保證精度的條件下，應(yīng)有盡可能高的采樣速度，以滿足實(shí)時(shí)采集、實(shí)時(shí)處理和實(shí)時(shí)控制的要求 [1]。同時(shí)，將計(jì)算得到的數(shù)據(jù)進(jìn)行顯示、儲(chǔ)存或打印，以便實(shí)現(xiàn)對(duì)某些物理量的監(jiān)視，其中一部分?jǐn)?shù)據(jù)還將被生產(chǎn)過(guò)程中的計(jì)算機(jī)控制系統(tǒng)用來(lái)進(jìn)行某些物理量的控制?？傊?，不論在哪個(gè)應(yīng)用領(lǐng)域中，數(shù)據(jù)的采集與處理越及時(shí)，工作效率就越高，取得的經(jīng)濟(jì)效益就越大。相應(yīng)的系統(tǒng)稱為數(shù)據(jù)采集系統(tǒng)。 中北大學(xué)信息商務(wù)學(xué)院 2021 屆畢業(yè) 設(shè)計(jì)說(shuō)明書 第 1 頁(yè) 共 48 頁(yè) 1 緒論 課題來(lái)源及研究的目的和意義 近年來(lái)，數(shù)據(jù)采集與處理的新技術(shù)、新方法，直接或間接地引發(fā)其革新和變化，實(shí)時(shí)監(jiān)控 (遠(yuǎn)程監(jiān)控 )與仿真技術(shù) (包括傳感器、數(shù)據(jù)采集、微機(jī)芯片數(shù)據(jù)、可編程控制器 PLC、現(xiàn)場(chǎng)總線處理、流程控制、曲線與動(dòng)畫顯示、自動(dòng)故障診斷與報(bào)表輸出等 )把數(shù)據(jù)采集與處理技術(shù)提高到一個(gè)嶄新的水平。 “數(shù)據(jù)采集”是指將溫度、壓力、流量、位移等模擬量采集轉(zhuǎn)換成數(shù)字量后，再由計(jì)算機(jī)進(jìn)行存儲(chǔ)、處理、顯示或打印的過(guò)程。 從嚴(yán)格意義上說(shuō)，數(shù)據(jù)采集系統(tǒng)應(yīng)該是用計(jì)算機(jī)控制的多路 數(shù)據(jù)自動(dòng)檢測(cè)或巡回檢測(cè)，并且能夠?qū)?shù)據(jù)實(shí)行存儲(chǔ)、處理、分析計(jì)算，以及從檢測(cè)的數(shù)據(jù)中提取可用的信息，供顯示、記錄、打印或描繪的系統(tǒng)。 數(shù)據(jù)采集系統(tǒng)的任務(wù)，具體地說(shuō)，就是傳感器從被測(cè)對(duì)象獲取有用信息，并將其輸出信號(hào)轉(zhuǎn)換為計(jì)算機(jī)能識(shí)別的數(shù)字信號(hào)，然后送入計(jì)算機(jī)進(jìn)行相應(yīng)的處理，得出所需的數(shù)據(jù)。 數(shù)據(jù)采集系統(tǒng)性能的好壞，主要取決于它的精度和速度。 現(xiàn)場(chǎng)可編程門陣列 (FPGA， Field Programmable Gate Array)的出現(xiàn)是超大規(guī)模集成電路 (VLSI)技術(shù)和計(jì)算機(jī)輔助設(shè)計(jì) (CAD)技術(shù)發(fā)展的結(jié)果，是當(dāng)代電子設(shè)計(jì)領(lǐng)域中最具活力和發(fā)展前途的一項(xiàng)技術(shù)，它的硬件描述語(yǔ)言的可修改性、高集成性、高速低功耗、開(kāi)發(fā)周期短、硬件與軟件并行性決定了它的崛起是必然的趨勢(shì)。 CLB 的功能很強(qiáng)，不僅能夠?qū)崿F(xiàn)邏輯函數(shù)，還可配置成 RAM 等復(fù)雜的形式。配置數(shù)據(jù)可以存儲(chǔ)在片外 中北大學(xué)信息商務(wù)學(xué)院 2021 屆畢業(yè)設(shè)計(jì)說(shuō)明書 第 2 頁(yè) 共 43 頁(yè) 的 EPROM 或者計(jì)算機(jī)上，設(shè)計(jì)人員可以控制加載過(guò)程，在現(xiàn)場(chǎng)修改器件的邏輯功能，即所謂現(xiàn)場(chǎng)可編程 [2][3]。數(shù)據(jù)采集作為信息處理系統(tǒng)的最前端，從廣義上講，主要包括以下幾個(gè)方面：數(shù)據(jù)的采集、數(shù)據(jù)的存儲(chǔ)、數(shù)據(jù)的初步處理等，并且一般需要通過(guò) PC 接口總線將數(shù)據(jù)送入計(jì)算機(jī)，根據(jù)不同的需要進(jìn)行相應(yīng)的算法處理。 數(shù)據(jù)采集技術(shù)已經(jīng)在雷達(dá)系統(tǒng)、通信設(shè)備、水聲探測(cè)、遙感探測(cè)、語(yǔ)音處理、智能儀器設(shè)備、工業(yè)自動(dòng)化系統(tǒng)以及生物醫(yī)學(xué)工程等眾多領(lǐng)域得 到廣泛的應(yīng)用，并取得了巨大的經(jīng)濟(jì)效益和提高了工作效率。 數(shù)據(jù)采集系統(tǒng)追求的主要目標(biāo)有兩個(gè)：一是精度高，二是速度快，一般是在保證精度的前提下提高速度；提高數(shù)據(jù)采集的速度主要是提高了工作效率和擴(kuò)大數(shù)據(jù)采集系統(tǒng)的適用范圍。隨著電子技術(shù)和計(jì)算機(jī)技術(shù)的不斷發(fā)展，高性能 DSP 芯片層出不窮，新型高速、高分辨率的 數(shù)據(jù)轉(zhuǎn)換部件不斷涌現(xiàn)。 目前形成了以插卡式和便攜式為主的兩種產(chǎn)品，數(shù)據(jù)采集系統(tǒng)可分為基于板卡的集中式數(shù)據(jù)采集系統(tǒng)和基于分布式的數(shù)據(jù)采集系統(tǒng)。但是，采用板卡安裝麻煩、價(jià)格昂貴、易受干擾，同時(shí) 中北大學(xué)信息商務(wù)學(xué)院 2021 屆畢業(yè)設(shè)計(jì)說(shuō)明書 第 3 頁(yè) 共 43 頁(yè) 由于計(jì)算機(jī)插槽數(shù)量和地址、中斷資源的限制，不可能掛接很多設(shè)備。它的優(yōu)點(diǎn)是易維護(hù)、布線簡(jiǎn)單、可靠性高；缺點(diǎn)是由于接口總線的限制使得采樣 速度遠(yuǎn)遠(yuǎn)低于集中式數(shù)據(jù)采集系統(tǒng)。 課題的提出與任務(wù)要求 數(shù)據(jù)采集存儲(chǔ)系統(tǒng)目前在環(huán)境感知，圖像處理、語(yǔ)音識(shí)別、通信等領(lǐng)域有著廣泛的應(yīng)用，它用于實(shí)時(shí)、高速地采集和記錄應(yīng)用領(lǐng)域的各項(xiàng)參數(shù)信息。 雖然目前市場(chǎng)上有很多不同類型的數(shù)據(jù)采集產(chǎn)品，但這些產(chǎn)品還存在著諸如功能單一，通用性差，操作復(fù)雜，不能適用于差別很大的環(huán)境等問(wèn)題，這些都嚴(yán)重的限制了產(chǎn)品的應(yīng)用范圍，這迫使我們必須從實(shí)際出發(fā)，設(shè)計(jì)一套速度高，采集精度高，應(yīng)用范圍廣的素具采集系統(tǒng)，本課題正是為實(shí)現(xiàn)這一目的而提出。并能通過(guò) FPGA 讀出 FLASH 存儲(chǔ)器中的數(shù)據(jù)。 中北大學(xué)信息商務(wù)學(xué)院 2021 屆畢業(yè)設(shè)計(jì)說(shuō)明書 第 4 頁(yè) 共 43 頁(yè) 2 系統(tǒng)硬件電路的設(shè)計(jì) 根據(jù)電路參數(shù)及其各項(xiàng)要求，提出整體設(shè)計(jì)方案，其整體框圖如圖 所示。 多路模擬量數(shù)據(jù)采集模塊是此設(shè)計(jì)中的重要環(huán)節(jié)，決定著獲取信號(hào)的質(zhì)量和采集測(cè)試的精度。其 中 模擬多路開(kāi)關(guān) 的作用是切換各路輸入信號(hào)，使得不同通道的模擬量被有序地送入 A/D 轉(zhuǎn)換器； 電壓跟隨器用來(lái)對(duì)所采集的模擬量進(jìn)行信號(hào)調(diào)理，從而獲得 更準(zhǔn)確 的被 測(cè)量 ； A/D 轉(zhuǎn)換器是整個(gè)系統(tǒng)性能優(yōu)異與否的關(guān)鍵，它的性能將直接影響整個(gè)數(shù)據(jù)采集系統(tǒng)。 FPGA 是控制模塊的核心部分，主要完成通道選擇、 A/D轉(zhuǎn)換器的時(shí)序控制、數(shù)據(jù)的存儲(chǔ)以及相應(yīng)的控制邏輯等控制任務(wù)。當(dāng) A/D轉(zhuǎn)換結(jié)束后， FPGA給存儲(chǔ)模塊一個(gè)寫信號(hào)，將轉(zhuǎn)換后的數(shù)據(jù)存 入 FLASH 存儲(chǔ)器中。數(shù)據(jù)采集存儲(chǔ)系統(tǒng)工作可靠與穩(wěn)定主要 取決于信號(hào)采集、信號(hào)調(diào)理，數(shù)據(jù)傳輸以及數(shù)據(jù)存儲(chǔ)四大模塊設(shè)計(jì)。它作為控制器具有時(shí)鐘頻率高，編程配置靈活，內(nèi)部延時(shí)小，運(yùn)行速度快， I/O 端口多，配以 IP 軟核，本身集采樣控制、處理、緩存、傳輸控制、通信于一個(gè)芯片內(nèi)，各方面均滿足系統(tǒng)對(duì)實(shí)時(shí)性和同步性的要求 [7]。部分應(yīng)用如圖 ： 16 路模擬信號(hào) 調(diào)理電路 多路模 擬開(kāi)關(guān) A/D 轉(zhuǎn)換 FPGA主控單元 flash FIFO 外部數(shù)據(jù)緩沖 U S B 單 片 機(jī) 上 位 機(jī) 中北大學(xué)信息商務(wù)學(xué)院 2021 屆畢業(yè)設(shè)計(jì)說(shuō)明書 第 6 頁(yè) 共 43 頁(yè) 圖 前端輸入電路 模擬信號(hào)主要測(cè)量的是沖擊量、振動(dòng)量、緩變（溫度、壓力等）和系統(tǒng)電量參數(shù)信息 ,并且留有備用采集通道。 ADS8402 采樣轉(zhuǎn)換時(shí)間僅需 610ns，轉(zhuǎn)換速度可達(dá) ，轉(zhuǎn)換時(shí)