【正文】 用，并且計數(shù)（定時）的范圍也可以由指令來設(shè)置。圖 21是 80C51 單片機的基本結(jié)構(gòu)圖 圖 21 80C51單片機的基本結(jié)構(gòu)圖 單片機的結(jié)構(gòu)特點有以下幾點： ● 8位 CPU； ● 片內(nèi)振蕩器及時鐘電路； ● 32根 I/O 線； ● 外部存儲器 ROM 和 RAM，尋址范圍各 64KB； ● 兩個 16位的定時器 /計數(shù)器； ● 5個中斷源， 2 個中斷優(yōu)先級 ● 全雙工串行口 ● 布爾處理器 /計數(shù)器 80C51 內(nèi)部有兩個 16位可編程定時器 /計數(shù)器，記為 T0和 T1。 第二章 單片機 80C51 的簡介 主芯片 80C51 的硬件資源 單片機的概念 單片機（ microcontroller，又稱微控制器）是在一塊硅片上集成了各種部件的微型計算機。當 DDS 的波形存儲器分別存放正弦和余弦函數(shù)表時，既可得到正交的兩路輸出。 （ 5）輸出波形的靈活性 只要在 DDS 內(nèi)部加上相應控制如調(diào)頻控制 FM、調(diào)相控制 PM和調(diào)幅控制 AM，即可以方便靈活地實現(xiàn)調(diào)頻、調(diào)相和調(diào)幅功能，產(chǎn)生 FSK、 PSK、 ASK 和 MSK 等信號。目前，大多數(shù) DDS的分辨率在１ Hz數(shù)量級，許多小于１ MHz甚至更小。 （ 3）頻率分辨率極高 若時鐘ｆ s 的頻率不變， DDS 的頻率分辨率就由相位累加器的位數(shù)Ｎ決定。時鐘頻率越高，轉(zhuǎn)換時間越短。事實上，在 DDS的頻率控制字改變之后，需經(jīng)過一個時鐘周期之后按照新的相位增量累加，才能實現(xiàn)頻率的轉(zhuǎn)換。但考慮到低通濾波器的特性和設(shè)計難度以及對輸出信號雜散的抑制，實際的輸出頻率帶寬仍能達到 40%ｆ s。 DDS 在相對帶寬、頻率轉(zhuǎn)換時間、高分辨力、相位連續(xù)性、正交輸出以及集成化等一系列性能指標方面遠遠超過了傳統(tǒng)頻率合成技術(shù)所能達到的水平，為系統(tǒng)提供了優(yōu)于模擬信號源的性能。波形存儲器的輸出送到 D／ A轉(zhuǎn)換器， D／ A 轉(zhuǎn)換器將數(shù)字量形式的波形幅值轉(zhuǎn)換成所要求合成頻率的模擬量形式信號。由此可以看出，相位累加器在每一個時鐘脈沖輸入時，把頻率控制字累加一次，相位累加器輸出的數(shù)據(jù)就是合成信號的相位，相位累加器的溢出頻率就是 DDS 輸出的信號頻率。累加寄存器將加法器在上一個時鐘脈沖作用后所產(chǎn)生的新相位數(shù)據(jù)反饋到加法器的輸入端，以使加法器在下一個時鐘脈沖的作用下繼續(xù)與頻率控制字相加。 K fS FO 圖 12 DDS原理圖 相位累加器由 N位加法器與 N位累加 寄存器級聯(lián)構(gòu)成。 fo 圖 11 DDS方波輸出框圖 DDS 的系統(tǒng)簡介 的基本原理 DDS 的基本原理是利用采樣定理，通過查表法產(chǎn)生波形。隨著數(shù)字技術(shù)和半導體工業(yè)的發(fā)展， DDS芯片能集成包括高速 DAC 器件在內(nèi)的部件，其功耗降低到 3 基準時鐘 相位累加器 相位 / 幅度變換 D/A變換 低通濾波 比較器 相位累加器 波形存儲器 D/A 轉(zhuǎn)換器 低通濾波器 mW級（ AD9851 在 時功耗為 650mW），功能增加了，價格便宜。這些特性使 DDS 在軍事雷達和通信系統(tǒng)中應用日益廣泛。除此之外， DDS 的固有 特性還包括：相當好的頻率和相位分辨率（頻率的可控范圍達μ Hz級，相位控制小于 176。如圖 11所示，通過高速 DAC 產(chǎn)生數(shù)字正弦數(shù)字波形，通過帶通濾波器后得到一個對應的模擬正弦波信號，最后該模擬正弦波與一門限進行比較得到方波時鐘信號。 DDS 是產(chǎn)生高精度、快速變換頻率、輸出波形失真小的優(yōu)先選用技術(shù)。 DDS 的研究現(xiàn)狀及發(fā)展趨勢 在頻率合成（ FS, Frequency Synthesis）領(lǐng)域中，常用的頻率合成技術(shù)有模擬鎖相環(huán)、數(shù)字鎖相環(huán)、小數(shù)分頻鎖相環(huán)（ fractionalN PLL Synthesis）等，直接數(shù)字合成 (Direct Digital Synthesis－ DDS)是近年來新的 FS 技術(shù)。近 10年間，隨著微電子技術(shù)的迅速發(fā)展，直接數(shù)字頻率合成器（ Direct Digital Frequency Synthesis簡稱 DDS或 DDFS）得到了飛速的發(fā)展，它以有別于其它頻率合成方法的優(yōu)越性能和特點成為現(xiàn)代頻率合成技術(shù)中的姣姣者。 PSK 2 第一章 緒 論 課題研究的意義與作用 1971 年，美國學 者 A Digital Frequency Synthesizer文首次提出了以全數(shù)字技術(shù)，從相位概念出發(fā)直接合成所需波形的一種新的頻率合成原理。 FM。 VOC。 AD9850。 關(guān)鍵詞 ： 直接數(shù)字頻率合成（ DDS） AD9850 鎖相環(huán) VCO 調(diào)幅 調(diào)頻 數(shù)字鍵控 ABSTRACT This system is in the core of MicroProcessor , consist of sine signal generating module, Power amplifier, Amplitude Modulator, Frequency Modulator, ASK/PSK module and test signal generating module. The AD9850 controlled by Micro－Process in digital way to generate sine signal with the bandwidth 0Hz to 30MHz adjustable per 1Hz. After processing by LPF amp。 另外 ，本系統(tǒng)從簡單、調(diào)整方便、功能完備為出發(fā)點，基本實現(xiàn)了設(shè)計 中的要求，波形輸出較穩(wěn)定，且精度較高。測試信號發(fā)生模塊產(chǎn)生的1kHz 正弦信號經(jīng)過調(diào)幅（ AM）模塊、調(diào)頻（ FM）模塊，對高頻載波進行調(diào)幅或調(diào)頻。 1 摘 要 本系統(tǒng)以 51 單片機為控制核心，由正弦信號發(fā)生模塊、功率放大模塊、調(diào)幅（ AM）、調(diào)頻（ FM）模塊、數(shù)字鍵控（ ASK， PSK）模塊以及測試信號發(fā)生模塊組成。采用數(shù)控的方法控制 DDS 芯片 AD9850 產(chǎn)生 0Hz－ 30MHz 正弦信號，經(jīng)濾波、放大和功放模塊放大至 6v 并具有一定的驅(qū)動能力。 二進制基帶序列信號送入數(shù)字鍵控模塊，產(chǎn)生二進制 PSK 或 ASK 信號，同時對 ASK 信號進行解調(diào)，恢復出原始數(shù)字序列。本 設(shè)計 還配備有 LED 顯示屏、鍵盤，提供了友好的人機交互界面。 power amplifier, the output signal has a peak value of move than 6V. The sine signal at 1 KHz was send to AM and FM module to modulate the high frequency carrier waveform. The binary sequential was send to the relative module to generate ASK and PSK signal. At last demodulate module demodulate the ASK signal and got the same binary sequential as set before. In addition,the design of this system is basically satisfy the requirements of the symplification ,easymodification and fullfunction..the output square wave is very stable and its precision is also very high. In order to provide a friendly user interface, the LED and remote infrared control keyboard was introduced in this system. Key words： DDS 。 PLL。 AM。 ASK。限于當時的技術(shù)和器件水平，它的性能指標尚不能與已有的技術(shù)相比，故未受到重視。具體體現(xiàn)在相對帶 寬寬、頻率轉(zhuǎn)換時間短、頻率分辨率高、輸出相位連續(xù)、可產(chǎn)生寬帶正交信號及其他多種調(diào)制信號、可編程和全數(shù)字 化、控制靈活方便等方面，并具有極高的性價比。單片集成的 DDS 產(chǎn)品是一種可代替鎖相環(huán)的快速頻率 合成器件。 DDS 以穩(wěn)定度高的參考時鐘為參考源，通過精密的相位累加器和數(shù)字信號處理，通過高速 D/A 變換器產(chǎn)生所需的數(shù)字波形（通常是正弦波形），這個數(shù)字波經(jīng)過一個模擬濾波器后，得到最終的模擬信號波形。 DDS系統(tǒng)一個顯著的特點就是在數(shù)字處理器的控制下能夠精確而快速地處理頻率和相位。） ,能夠進行快速的信號變換（輸出 DAC 的轉(zhuǎn)換速率 300 百萬次 /秒）。 其實，以前 DDS 價格昂貴、功耗大（以前的功耗達 Watt 級）、 DAC 器件轉(zhuǎn)換速率不高，應用受到限制，因此只用于高端設(shè)備和軍事上。因此， DDS也 獲得廣泛的應用：現(xiàn)代電子器件、通信技術(shù)、醫(yī)學成像、無線、 PCS/PCN 系統(tǒng)、雷達、衛(wèi)星通信。 DDS 的結(jié)構(gòu)有很多種，其基本的電路原理可用圖 12來表示。每來一個時鐘脈沖ｆｓ，加法器將頻率控制字ｋ與累加寄存器輸出的累加相位數(shù)據(jù)相加，把相加后的結(jié)果送至累加寄存器的數(shù)據(jù)輸入端。這樣，相位累加器在時鐘作用下，不斷對頻率控制字進行線性相位累加。 用相位累加器輸出的 數(shù)據(jù)作為波形存儲器（ ROM）的相位取樣地址，這樣就可把存儲在波形存儲器內(nèi)的波形抽樣值（二進制編碼）經(jīng)查找表查出，完成相位到幅值轉(zhuǎn)換。低通濾波器用于濾除不需要的取樣分量，以便輸出頻譜純凈的正弦波信號。 4 DDS 的性能特點 （ 1） 輸出頻率相對帶寬較寬 輸出頻率帶寬為 50%ｆ s（理論值）。 （ 2）頻率轉(zhuǎn)換時間短 DDS 是一個開環(huán)系統(tǒng)，無任何反饋環(huán)節(jié)，這種結(jié)構(gòu)使得 DDS 的頻率轉(zhuǎn)換時間極短。因此，頻率轉(zhuǎn)換的時間等于頻率控制字的傳輸時間，也就是一個時鐘周期的時間。 DDS的頻率轉(zhuǎn)換時間可達納秒數(shù)量級，比使 用其它的頻率合成方法都要短數(shù)個數(shù)量級。只要增加相位累加器的位數(shù) N即可獲得任意小的頻率分辨率。 （ 4）相位變化連續(xù) 改變 DDS 輸出頻率，實際上改變的每一個時鐘周期的相位增量，相位函數(shù)的曲線是連續(xù)的，只是在改變頻率的瞬間其頻率發(fā)生了突變，因而保持了信號相位的連續(xù)性。另外，只要在 DDS的波形存儲器存放不同波形數(shù)據(jù)，就可以實現(xiàn)各種波形輸出，如三角波、鋸齒波和矩形波甚至是任意的波形。 （ 6）其他優(yōu)點 由于 DDS 中幾乎所有部件都屬于數(shù)字電路，易于集成，功耗低、體積小、重量輕、可靠性高，且易于程控，使用相當靈活，因此性價比極高。這些部件包括中央處理器 CPU、數(shù)據(jù)存儲器 RAM、程序存儲器 5 ROM、定時器 /計數(shù)器和多種 I/O接口電路。 16 位是指它們都是由 16個觸發(fā)器構(gòu)成，故最大計數(shù)模值為 216 1。這種控制功能是通過定時器方式控制寄存器 TMOD 來完成的 . 如果需要，定時器在計到規(guī)定的定時值時 可以向 CPU 發(fā)出中斷申請，從而完成某種定時 的控制功能。定時器控制寄存器TCON 用來負責定時器的啟動、停止以及中斷管理 在定時工作時，時鐘由單片機內(nèi)部提供，即系統(tǒng)時鐘經(jīng)過 12 分頻后作為定時器的時鐘。 外部中斷申請通過 INTO 和 INT1（即 和 ）輸入，輸入方式可以是電平觸發(fā)（低電平有效），也可以是 邊沿觸發(fā)（下降沿有效）。第五個中斷請求是由串行口發(fā)出的，串行口每發(fā)送完一個數(shù)據(jù)或接收完一個數(shù)據(jù)，就可提出一次中斷請求 80C51 的芯片引腳 如圖 22 所示 VCC：供電電壓。 P0 口： P0 口為一個 8 位漏極開路雙向 I/O 口，每腳可吸收 8TTL 門電流。 P0 能夠用于外部程序數(shù)據(jù)存儲器，它可以被定義為數(shù)據(jù) /地址的第八位。 P1 口： P1 口是一個內(nèi)部提供上拉電阻的 8 位雙向 I/O 口， P1 口緩沖器能接收輸出 4TTL 門電流。在 FLASH 編程和校驗時， P1 口作為第八位地址接收。 因此作為輸入時， P2 口的管腳被外部拉低，將輸出電流，這是由于內(nèi)部上拉的緣故。當對外部八位地址數(shù)據(jù)存儲器進行讀寫時， P2口輸出其特殊功能寄存器的內(nèi)容。 P3 口： P3 口管腳是 8個帶內(nèi)部上拉電阻的雙向 I/O口，可接收輸出 4個 TTL門電流。作為輸入，由于外部下拉為低電平， P3 口將輸出 電流（ ILL）這是由于上拉的緣故。 RST：復位輸入。 ALE/PROG：當訪問外部存儲器時，地址鎖存允許的輸出電平用于鎖存地址的地位字節(jié)。在平時， ALE 端以不變的頻率周期輸出正脈沖信號，此頻率為振蕩器頻率的 1/6。然而要注意的是：每當用作外部數(shù)據(jù)存儲器時，將跳過一