【正文】 路（多路復(fù)用器等）和觸發(fā)器組成。目前， I/O 口的頻率也越來越高，一些高端的 FPGA 通過 DDR 寄存器技術(shù)可以支持高達(dá) 2Gbps 的數(shù)據(jù)速率 [1]。 FPGA 內(nèi)的 I/O 按組分類，每組都能夠獨(dú)立地支持不同的 I/O 標(biāo)準(zhǔn)。其芯片內(nèi)部結(jié)構(gòu)如圖 所示。 圖 FPGA查找表單元 FPGA 的芯片結(jié)構(gòu) 目前的 FPGA芯片已經(jīng)遠(yuǎn)遠(yuǎn)的超過了以前版本的基本性能，并且整合了常用功能（如：RAM）的硬核模塊。 FPGA 應(yīng)用 EDA 技術(shù)，以硬件描述語言，原理圖等形式作為輸入設(shè)計(jì)邏輯，經(jīng)過一系列的變換，最后轉(zhuǎn)換成 FPGA 器件所識別的編程文件，最終實(shí)現(xiàn)電子線路系統(tǒng)功能。 FPGA 的出現(xiàn)使開發(fā)數(shù)字電路的技術(shù)進(jìn)一步提高。所以更大規(guī)模的 FPGA 器件不斷更新。本設(shè)計(jì)采用 EP2C5T144C8 FPGA 芯片，采用 EDA 技術(shù)，并使用 VHDL 語言設(shè)計(jì)各個(gè)模塊，并在 QuartusⅡ下進(jìn)行軟件編程實(shí)現(xiàn)正確的工作時(shí)序后，將編譯結(jié)果下載到 FPGA 芯片上，最終實(shí)現(xiàn)本次設(shè)計(jì)的要求。所以為了實(shí)現(xiàn)電子技術(shù)的發(fā)展， EDA 技術(shù)對于我們而言及其重要。工程師們用 EDA工具，開發(fā)專用集成電路及其復(fù)雜的 IP 核模塊。現(xiàn)代電子技術(shù)的核心是 EDA 技術(shù)，它結(jié)合了物理層在硬件電路實(shí)現(xiàn)的發(fā)展，也體現(xiàn)了現(xiàn)代電子技術(shù)與計(jì)算機(jī)軟件技術(shù)有效的融合和升華。然而微電子技術(shù)是電子技術(shù)發(fā)展的根基 ,尤其在半導(dǎo)體工藝技術(shù)的發(fā)展上更能體現(xiàn)出微電子技術(shù)。 在設(shè)計(jì)過程中，對 FPGA的正確編程是有關(guān)本設(shè)計(jì)成敗的關(guān)鍵，也是本設(shè)計(jì)的難點(diǎn)。當(dāng)用鼠標(biāo)操作并在 VGA上顯示實(shí)現(xiàn)我們想要的功能的時(shí)候，就充分說明了大規(guī)?？删幊踢壿嬈骷闹匾饔??；?FPGA 的 PS/2 鼠標(biāo)接口設(shè)計(jì)及 VGA 顯示 內(nèi)容摘要： 本文主要介紹基于 FPGA的 PS/2鼠標(biāo)接口設(shè)計(jì)及 VGA顯示的原理和工作流程，然后用鼠標(biāo)操作并用 VGA顯示作為實(shí)例，把鼠標(biāo)接口和 VGA顯示部分的各個(gè)應(yīng)用模塊體現(xiàn)出來，最后對各個(gè)模塊進(jìn)行硬件設(shè)計(jì)和軟件編程。本次設(shè)計(jì)采用的現(xiàn)場可編程門陣列是Altera公司的 EP2C5T144C8，并用 VHDL語言在 QuartusⅡ 軟件環(huán)境下編程 、 仿真實(shí)現(xiàn)設(shè)計(jì)所要實(shí)現(xiàn)的功能。本次設(shè)計(jì)先分別介紹 FPGA的內(nèi)部結(jié)構(gòu) 、 PS/2的接口協(xié)議、 VGA的顯示時(shí)序，然后再它們的基礎(chǔ)上以 FPGA為核心器件實(shí)現(xiàn)本次設(shè)計(jì)的功能。 關(guān)鍵詞 ： 現(xiàn)場可編程門陣列 可 編程控制器 鼠標(biāo)接口 VGA 顯示 Design of PS / 2 mouse and VGA display based on FPGA Abstract: This paper mainly introduces the PS / 2 mouse interface design and VGA display principle and work process based on the FPGA， and then use the mouse to operate and use VGA to display as an example to reflect the mouse interface and VGA display portion of each application module； at the end , design each module hardware and programm software . This design using field programmable gate array is from Altera EP2C5T144C8, and programm VHDL language in Quartus software environment and simulate to realize the function which is designed. When use the mouse to operate and display on the VGA to realize the features we want , fully illustrates the importance of the largescale programmable logic device in . The design at the first introduced the inner structure of FPGA, PS / 2interface protocol, VGA display timing, then realize the design function based on the formers with FPGA as the core . In the design process, the FPGA correct programming is the key related to the success which is also the difficulty of this design. Keywords: FPGA Programmable controller Mouse VGA display . 目 錄 前言 ..................................................................... 1 1 FPGA 的介紹 ............................................................ 1 FPGA 的簡介 ........................................................ 1 FPGA 的結(jié)構(gòu)和工作原理 .............................................. 1 FPGA 的芯片結(jié)構(gòu) ................................................ 2 FPGA 各部分的作用與工作原理 .................................... 2 ２ PS/2 的介紹 ........................................................... 4 PS/2 的接口特性 .................................................... 4 PS/2 的接 口協(xié)議 .................................................... 5 PS/2 鼠標(biāo)工作模式 .................................................. 5 PS/2 的數(shù)據(jù)包格式 .................................................. 5 3 VGA 的簡介 ............................................................. 6 VGA 的時(shí)序 ......................................................... 6 VGA 接口 ........................................................... 6 4 VHDL 簡介 .............................................................. 7 VHDL 的設(shè)計(jì)方法 .................................................... 7 VHDL 的設(shè)計(jì)流程 .................................................... 8 5 設(shè)計(jì)方案 .............................................................. 8 設(shè)計(jì)任務(wù) ........................................................... 8 設(shè)計(jì)原理 ........................................................... 8 模塊電路設(shè)計(jì) ....................................................... 9 PS/2 鼠標(biāo)接口電路 .............................................. 9 VGA 顯示模塊 .................................................. 10 系統(tǒng)頂層文件 ...................................................... 11 6 結(jié)束語 ............................................................... 12 附錄 .................................................................... 12 參考文獻(xiàn) ................................................................ 31 基于 FPGA 的 PS/2 鼠標(biāo)接口設(shè)計(jì)及 VGA 顯示 前言 隨著電子技術(shù)的發(fā)展，現(xiàn)代電子產(chǎn)品已經(jīng)深入到社會的各個(gè)領(lǐng)域 ，有利的促進(jìn)了社會的發(fā)展，但同時(shí)人們對電子產(chǎn)品的性能和要求也越來越高，產(chǎn)品的換代速度也越來越快。所以現(xiàn)在在單片硅片上集成了更多的晶體管，集成電路也在向低成本、低功耗和高速的方向發(fā)展，各種專用集成電路的成本不斷降低，最終實(shí)現(xiàn)了片上系統(tǒng)。 EDA 技術(shù)的發(fā)展有效的結(jié)合了這兩者，是這兩個(gè)技術(shù)的共同產(chǎn)物，所以電子技 術(shù)全方位技術(shù) EDA 時(shí)代。特別是硬件描述語言的出現(xiàn)，使更加復(fù)雜的電子系統(tǒng)的設(shè)計(jì)和調(diào)試更加的簡單。 本文介紹了基于 FPGA 控制的 PS/2 鼠標(biāo)接口電路設(shè)計(jì)的基本結(jié)構(gòu)、性能特點(diǎn)、及其設(shè)計(jì)理念。 1 FPGA 的介紹 FPGA 的簡介 隨著 EDA技術(shù)的發(fā)展，在電子領(lǐng)域里的模電與數(shù)電、硬件和軟件、器件與系統(tǒng)的集成等更加良好的融入到一起。 FPGA(Field Programmable Gate Array)是一款大規(guī)?？删幊踢壿嬈骷?CPLD、GAL 等可編程邏輯器件不一樣，后者都是基于乘積項(xiàng)的可編程結(jié)構(gòu)，而前者是用的查找表結(jié)構(gòu)， LUT 是可編程的最小邏輯單元。它的特點(diǎn)是直接面向用戶，具有極大的通用性和靈活性，使用簡單方便，硬件檢測和實(shí)現(xiàn)快捷，開發(fā)周期短，成本低，便于維護(hù)等。 FPGA 的結(jié)構(gòu)和工作原理 對于大多數(shù) FPGA 而言都是采用的基于靜態(tài) 隨機(jī)存儲器的查找表邏輯形成機(jī)構(gòu)，簡單的說就是用靜態(tài)隨機(jī)存儲器來夠成邏輯函數(shù)發(fā)生器，其 4 輸入 LUT 的內(nèi)部結(jié)構(gòu)如圖。 FPGA 主要由七部分構(gòu)成，分別為：可編程輸入輸出單元 、基本可編程邏輯單元、完整的時(shí)鐘管理、嵌入塊式 RAM、豐富的布線資源、內(nèi)嵌的底層功能單元和內(nèi)嵌專用硬 件模塊。 圖 FPGA內(nèi)部結(jié)構(gòu) FPGA 各部分的作用與工作原理 可編程輸入 /輸出單元簡稱 I/O 單元，是芯片與外界電路的接口部分，完成不同電查找表LUT 輸入１ 輸入２ 輸入３ 輸入４ 輸出 氣特性下對輸入 /輸出信號的驅(qū)動(dòng)與匹配要求。通過軟件的靈活配置，可適配不同的電氣標(biāo)準(zhǔn)與 I/O 物理特性，可以調(diào)整驅(qū)動(dòng)電流的大小，可以改變上、下拉電阻。 CLB 是 FPGA 內(nèi)的基本邏輯單元。開關(guān)矩陣是高度靈活的，可以對其進(jìn)行配置以便處理組合邏輯、移位寄存器或 RAM。每個(gè) CLB模塊不僅可以用于實(shí)現(xiàn)組合邏輯、時(shí)序邏輯，還可以配置為分布式 RAM 和分布式 ROM[1]。Xilinx 推出最先進(jìn)的 FPGA 提供數(shù)字時(shí)鐘管理和相位環(huán)路鎖定。 大多數(shù) FPGA 都具有內(nèi)嵌的 RAM，這大大拓展了 FPGA 的應(yīng)用范圍和靈活性。CAM存儲器在其內(nèi)部的每個(gè)存儲單元中都有一個(gè)比較邏輯，寫入 CAM 中的數(shù)據(jù)會和內(nèi)部的每一個(gè)數(shù)據(jù)進(jìn)行比較，并返回與端口數(shù)據(jù)相同的所有數(shù)據(jù)的地 址，因而在路由的地址交換器中有廣泛的應(yīng)用。在實(shí)際應(yīng)