【正文】 帶 Avalon接口的郵箱內(nèi)核 ? System ID內(nèi)核 SDRAM控制器內(nèi)核 ? SDRAM控制器內(nèi)核概述 SDRAM控制器內(nèi)核提供一個連接片外 SDRAM芯片的 Avalon接口，并可以同時連接多個 SDRAM芯片。 該文件定義了內(nèi)核的寄存器映射并提供硬件設(shè)備訪問宏定義 。 并行輸入 /輸出內(nèi)核 ? － PIO 內(nèi) 核 配 置 選 項(xiàng) Simulation 選項(xiàng)卡 當(dāng)需要對外進(jìn)行仿真時，要設(shè)置simulation選項(xiàng)卡。 說明：當(dāng)指定類型的邊沿在輸入端口出現(xiàn)時，邊沿捕獲寄存器對應(yīng)位置 1。 Direction 中文描述 Bidirectional(tristate) ports 雙向 (三態(tài) )端口 Input ports only 僅為輸入端口 Output ports only 僅為輸出端口 Both input and output ports 輸入和輸出端 口 并行輸入 /輸出內(nèi)核 ? － PIO 內(nèi) 核 配 置 選 項(xiàng) Basic Settings 選項(xiàng)卡 Direction 中文描述 Bidirectional(tristate) ports 雙向 (三態(tài) )端口 Input ports only 僅為輸入端口 Output ports only 僅為輸出端口 Both input and output ports 輸入和輸出端 口 并行輸入 /輸出內(nèi)核 ? － PIO 內(nèi) 核 配 置 選 項(xiàng) Input Options 選項(xiàng)卡 邊沿捕獲寄存器 中斷寄存器 Rising Edge：上升沿 Falling Edge：下降沿 Either Edge： 上升或下降沿 Level：輸入為高電平且中斷使能，則 PIO內(nèi)核產(chǎn)生一個 IRQ。 如果該寄存器不存在 ，那么讀寄存器將返回未定義的值，寫寄存器無效。 ② 寫任意值到邊沿捕獲寄存器將清除所有位為 0。 注： ① 該寄存器是否存在取決于硬件的配置 。 1：中斷使能； 0：禁止中斷。 0：輸入； 1：輸出。 I/O口可以配置為輸入 、 輸出和三態(tài) ， 還可以用來檢測電平事件和邊沿事件 。 并行輸入 /輸出內(nèi)核 ? PIO內(nèi)核簡介 最多 32個I/O端口 CPU 內(nèi)核 PIO 內(nèi)核 寄存器 Nios II 系統(tǒng) PIO 內(nèi)核 Pio[31] Pio[30] Pio[29] Pio[3] Pio[2] Pio[1] Pio[0] Pio[7] Pio[6] Pio[5] Pio[4] Pio[3] Pio[2] Pio[1] Pio[0] PIO 內(nèi)核 端口數(shù)可設(shè)置 每個 Avalon接口的 PIO內(nèi)核可提供 32個 I/O端口且端口數(shù)可設(shè)置 ， 用戶可以添加一個或多個 PIO內(nèi)核 。 PIO內(nèi)核提供簡單的 I/O訪問用戶邏輯或外部設(shè)備，例如： ? 控制 LED ? 讀取開關(guān)量 ? 控制顯示設(shè)備 ? 配置并且與片外設(shè)備通信 說明： 1. SOPC Builder中提供了 PIO內(nèi)核，可以很容易將 PIO內(nèi)核集成到 SOPC Builder生成的系統(tǒng)中。 主要介紹： ? 硬件結(jié)構(gòu)； ? 內(nèi)核的特性核接口； ? SOPC Builder中各內(nèi)核的配置選項(xiàng)； ? 軟件編程。第 4章 Nios II 外圍設(shè)備 本章介紹了 Nios II處理器常用外圍設(shè)備 (Peripherals)內(nèi)核的特點(diǎn)、配置以及軟件編程，供大家在使用這些外設(shè)定制 Nios II系統(tǒng)時查閱。這些外設(shè)都是以 IP核的形式提供給用戶的 ,用戶可以根據(jù)實(shí)際需要把這些 IP核集成到 Nios II系統(tǒng)中去。 主要內(nèi)容 第 4章 目錄 ? 并行輸入 /輸出 (PIO)內(nèi)核 ? SDRAM控制器內(nèi)核 ? CFI(通用 Flash)控制器內(nèi)核 ? EPCS控制器內(nèi)核 ? 定時器內(nèi)核 ? UART內(nèi)核 ? JTAG_UART內(nèi)核 ? SPI內(nèi)核 ? DMA內(nèi)核 ? 帶 Avalon接口的互斥內(nèi)核 ? 帶 Avalon接口的郵箱內(nèi)核 ? System ID內(nèi)核 第 4章 目錄 ? 并行輸入 /輸出 (PIO)內(nèi)核 ? SDRAM控制器內(nèi)核 ? CFI(通用 Flash)控制器內(nèi)核 ? EPCS控制器內(nèi)核 ? 定時器內(nèi)核 ? UART內(nèi)核 ? JTAG_UART內(nèi)核 ? SPI內(nèi)核 ? DMA內(nèi)核 ? 帶 Avalon接口的互斥內(nèi)核 ? 帶 Avalon接口的郵箱內(nèi)核 ? System ID內(nèi)核 并行輸入 /輸出內(nèi)核 并行輸入 /輸出內(nèi)核 (PIO內(nèi)核 ① )提供 Avalon從控制器端口 和 通用 I/O口 ② 間的存儲器映射接口。 2. 通用 I/O端口既連接到片內(nèi)邏輯又連接到外部設(shè)備的 FPGA I/O管腳。 CPU通過 I/O寄存器控制 I/O端口的行為 。 CPU通過寄存器控制 I/O端口行為 PIO內(nèi)核結(jié)構(gòu)框圖 并行輸入 /輸出內(nèi)核 ? PIO內(nèi)核寄存器描述 偏移量 寄存器名稱 R/W (n1) … 2 1 0 0 數(shù)據(jù)寄 存器 讀訪問 R 讀入輸入引腳上的邏輯電平值 寫訪問 W 向 PIO輸出口寫入新值 1 方向寄存器 ① R/W 控制每個 I/O口的輸入輸出方向。 2 中斷屏蔽寄存器 ① R/W 使能或禁止每個輸入端口的 IRQ。 3 邊沿捕獲寄存器 ①② R/W 當(dāng)邊沿事件發(fā)生時對應(yīng)位置 1。 如果該寄存器不存在 ， 那么讀寄存器將返回未定義的值 ， 寫寄存器無效 。 “① 該寄存器是否存在取決于硬件的配置。 ” 并行輸入 /輸出內(nèi)核 雙擊 ? － PIO 內(nèi) 核 配 置 選 項(xiàng) 并行輸入 /輸出內(nèi)核 ? － PIO 內(nèi) 核 配 置 選 項(xiàng) Basic Settings 選項(xiàng)卡 I/O口寬度 ：可設(shè)置為1～ 32的任何整數(shù)值。 Edge：邊沿捕獲寄存器相應(yīng)位為 1且中斷使能，則 PIO內(nèi)核產(chǎn)生一個 IRQ。 說明：中斷只有高電平中斷，如果希望低電平時中斷，則需在該 I/O輸入引腳前加一個“非”門。 并行輸入 /輸出內(nèi)核 ? 軟件編程 PIO內(nèi)核提供了對 硬件 進(jìn)行 寄存器級 訪問的文件 ?？赏ㄟ^閱讀上述文件以熟悉 PIO設(shè)備的軟件訪問方法 ， 但不應(yīng)該修改文件 。 SDRAM控制器內(nèi)核具有不同數(shù)據(jù)寬度 ( 1 32或 64位 )、不同內(nèi)存容量和多片選擇等設(shè)置。 SDRAM控制器使 cke引腳永久地有效。 Avalon三態(tài)橋 ： SDRAM控制器可與現(xiàn)有三態(tài)橋共用引腳 ，這用能減少 I/O引腳使用 ， 但將降低性能 。 SDRAM控制器內(nèi)核 ? － SDRAM 內(nèi) 核 配 置 選 項(xiàng) 可直接選擇預(yù)定義的SDRAM芯片型號，對話框?qū)⒆詣痈淖兿旅鎯蓚€選項(xiàng)卡的值來匹配指定配置。 SDRAM控制器內(nèi)核 數(shù)據(jù)寬度 ? 允許值： 1 3 64 ? 默認(rèn)值： 32 ? 描述：該值確定 dq總線 (數(shù)據(jù) )和 dqm總線 (字節(jié)使能 )的寬度。 SDRAM控制器內(nèi)核 結(jié)構(gòu)設(shè)置－片選 ? 允許值： 8 ? 默認(rèn)值： 1 ? 描述： 獨(dú)立芯片的數(shù)目在SDRAM子系統(tǒng)中選擇。 SDRAM控制器內(nèi)核 結(jié)構(gòu)設(shè)置－區(qū) ? 允許值： 4 ? 默認(rèn)值： 4 ? 描述： 區(qū)的數(shù)目 ,該值確定連接到 SDRAM的 ba總線（區(qū)地址）寬度。 SDRAM控制器內(nèi)核 地址寬度設(shè)計(jì) －行 ? 允許值： 1 1 1 14 ? 默認(rèn)值： 12 ? 描述： 行地址位的數(shù)目。具體數(shù)值請查閱 SDRAM數(shù)據(jù)手冊。例如，SDRAM排列為 4096行、 512(29)列，所以列的值為 9。 SDRAM控制器內(nèi)核 通過三態(tài)橋共用管腳 ?允許值：是、否 ?默認(rèn)值：否 ? 描述：當(dāng)設(shè)為 No時，所有管腳都專用于 SDRAM芯片。 SDRAM控制器內(nèi)核 包括系統(tǒng)測試臺的功能存儲模塊 ?允許值：是、否 ?默認(rèn)值：是 ? 描述：當(dāng)打開選項(xiàng)時， SOPC Builder創(chuàng)建 SDRAM芯片的功能仿真模型。 SDRAM控制器內(nèi)核 ? － SDRAM 內(nèi) 核 配 置 選 項(xiàng) Timing ： 根據(jù)在 SDRAM芯片數(shù)據(jù)手冊中提供的參數(shù)來設(shè)置芯片的時序規(guī)范 SDRAM控制器內(nèi)核 CAS等待時間 ?允許值： 3 ?默認(rèn)值： 3 ? 描述：從讀命令到數(shù)據(jù)輸出的等待時間（以時鐘周期計(jì)算）。 SDRAM控制器內(nèi)核 每隔一段時間執(zhí)行一個刷新命令 ?允許值： ?默認(rèn)值： ? 描述：該值指定 SDRAM控制器多久刷新一次 SDRAM。 SDRAM控制器內(nèi)核 在初始化前、上電后延時 ?允許值： ?默認(rèn)值： 100us ? 描述：從穩(wěn)定的時鐘和電源到SDRAM初始化的延時。 SD