eda技術(shù)與vhdl第2章pld硬件特性與編程技術(shù)-展示頁
2025-01-06 23:51本頁面
【正文】 PROM 0111201110110...AAAWAAAWAAAWnnnn ?????????? PROM中的地址譯碼器是完成 PROM存儲陣列的行的選擇，其邏輯函數(shù)是： 低密度 PLD可編程原理 PROM 行單元的值列是存儲單元陣列第而，其中 11 2 1,1 ??? ?? pmMp mpn 低密度 PLD可編程原理 01,011,111,1101,011,111,1100,010,110,10WMWMWMFWMWMWMFWMWMWMFmmpmpmpppp??????????????????????????… … ... … PROM 與陣列（不可編程）或陣列（可編程）? ??0A1A1?nA0W1W1?pW0F1F1?mFnp 2?圖 210 PROM的邏輯陣列結(jié)構(gòu) 低密度 PLD可編程原理 PROM 圖 211 PROM表達(dá)的 PLD陣列圖 與陣列（固定）或陣列（可編程）0A1A1A1A 0A0A1F0F1010AACAAS???? 低密度 PLD可編程原理 PROM 圖 212 用 PROM完成半加器邏輯陣列 01110100AAFAAAAF???與陣列（固定）或陣列（可編程）0A1A1A1A 0A0A1F0 低密度 PLD可編程原理 PLA 圖 213 PLA邏輯陣列示意圖 與陣列（可編程）或陣列（可編程）0A1A1A1A 0A0A1F0 低密度 PLD可編程原理 PLA 圖 214 PLA與 PROM的比較 0A1A1F0F2A2F0A1A1F0F2A2F 低密度 PLD可編程原理 PROM PAL 圖 215 PAL結(jié)構(gòu) 圖 216 PAL的常用表示 0A1A1F0F0A1A1F0F 低密度 PLD可編程原理 圖 217 一種 PAL16V8的部分結(jié)構(gòu)圖 11100100R11100100RD11100100R11100100RVccSG1SL07SL17SG0 SL0619 I/O711100100R11100100RD11100100R11100100RVccSG1SL06SL16SG1 SL0618 I/O61CLK/I02I13I2078150 3 4 7 8 1211 15 16 19 20 23 24 27 28 31 GAL 低密度 PLD可編程原理 GAL即通用陣列邏輯器件，首次在 PLD上采用了EEPROM工藝，使得 GAL具有電可擦除重復(fù)編程的特點(diǎn)，徹底解決了熔絲型可編程器件的一次可編程問題。 CPLD的結(jié)構(gòu)與可編程原理 圖 218 MAX7000系列的單個宏單元結(jié)構(gòu) 圖 219 MAX7128S的結(jié)構(gòu) 1．邏輯陣列塊 (LAB) CPLD的結(jié)構(gòu)與可編程原理
范文總結(jié)相關(guān)推薦
鄂ICP備17016276號-1