【正文】 43453455691215161913121110915147126ABCDabcdeLTB I / R B OD 1 2fgRBI34513121110915147126ABCDabcdeLTB I / R B OD 1 3fgRBI345C L K 1Q1Q2Q3M S 2M R 1M R 2C L K 0Q0M S 1D 1 0111C L KQ1Q2Q3Q4Q5Q6Q7D1D2D3D4D5D6D7OEQ0D01298112569C L KQ1Q2Q3Q4Q5Q6Q7D1D2D3D4D5D6D7OEQ0D012151619347813141718347813141718D 1 97 4 L S 3 7 47 4 L S 4 87 4 L S 4 87 4 L S 4 87 4 L S 4 87 4 L S 9 01413C L K 1Q1Q2Q3M S 2M R 1M R 2C L K 0Q0M S 1D9276129811129811141327614132767 4 L S 9 07 4 L S 9 07 4 L S 9 07 4 L S 3 7 4D 2 01232CDC L KSDD UCC45UCC1623D 1 7 : B7 4 L S 0 8456D 1 57 4 L S 1 5 1561298117 4 L S 9 01298117 4 L S 9 01298117 4 L S 9 01413276 129811C L K 1Q1Q2Q3M S 2M R 1M R 2C L K 0Q0M S 1D71298117 4 L S 9 01298117 4 L S 9 01298117 4 L S 9 014132761413276C L K 1Q1Q2Q3M S 2M R 1M R 2C L K 0Q0M S 1D51413276143276141327614327643211S0 . 1 S1 0 m S1 m S0 . 1 m S 15141 0 u S1312I1I2I3I4I5I6I7I0EABCZZS 0 S 1 S 21110971 41 M H z2 3UiD 1 6 : A7 4 L S 7 4D 1 7 : A7 4 L S 0 87 4 L S 1 4D 1 8 : A圖1 1 9C L K 1Q1Q2Q3M S 2M R 1M R 2C L K 0Q0M S 1D4UCCUCCC L K 1Q1Q2Q3M S 2M R 1M R 2C L K 0Q0M S 1D2C L K 1Q1Q2Q3M S 2M R 1M R 2C L K 0Q0M S 1D3C L K 1Q1Q2Q3M S 2M R 1M R 2C L K 0Q0M S 1D111C L K 1Q1Q2Q3M S 2M R 1M R 2C L K 0Q0M S 1D8C L K 1Q1Q2Q3M S 2M R 1M R 2C L K 0Q0M S 1D6 總目錄 退出 5 圖 114 定時(shí)電路原理圖 總目錄 退出 6 數(shù)字系統(tǒng)硬件設(shè)計(jì)概述 VHDL語言設(shè)計(jì)方法 VHDL 是硬件描述語言，是描述硬件電路的功能、信號(hào)連接關(guān)系、定時(shí)關(guān)系的語言。 VHDL語言： 描述具體的數(shù)字系統(tǒng)或數(shù)字電路的功能，目的是生成硬件電路，采用的主要是并發(fā)語言。 庫(kù)一般可由用戶產(chǎn)生或者由 ASIC芯片制造商提供。 實(shí)體 ：系統(tǒng)的外部接口關(guān)系。 配置 ：用于從庫(kù)中選取所需的單元，來組成系統(tǒng)設(shè)計(jì)的不同版本。 如果用 VHDL 語言來 描述此電路： 實(shí)體描述輸入、輸出， 構(gòu)造體描述功能。 2： PORT(端口名：方向 數(shù)據(jù)類型）； 端口名與實(shí)體名命名規(guī)則相同。 總目錄 退出 14 數(shù)據(jù)類型：與一般高級(jí)語言類似，有許多種，但一般常使用兩種。 總目錄 退出 15 例： LIBRARY IEEE。 ENTITY and2 IS PORT (a,b:IN BIT； c:OUT BIT)。 ARCHITECTURE rtl OF and2 IS BEGIN c=a AND b。 大寫 保留字 小寫 名稱 VHDL語言對(duì)大寫小寫無區(qū)分， 大寫小寫有利于閱讀。 庫(kù)一般可由用戶產(chǎn)生或者由 ASIC芯片制造商提供。 實(shí)體 ：系統(tǒng)的外部接口關(guān)系。 總目錄 退出 17 上節(jié)課主要內(nèi)容復(fù)習(xí) 基本設(shè)計(jì)單元 ? 實(shí)體說明：接口信號(hào) ENTITY and2 IS PORT( a,b: IN BIT。 ? 構(gòu)造體：內(nèi)部邏輯和時(shí)序 ARCHITECTURE rtl OF and2 IS BEGIN c = a AND b。 總目錄 退出 18 STD_LOGIC STD_LOGIC_VECTOR 1993年制定出 IEEE STD1164 標(biāo)準(zhǔn)。 ‘ U? 初始值 ‘ X? X是不定的值，強(qiáng)不確定 ‘ 0? 強(qiáng) 0 ?1? 強(qiáng) 1 ?Z? 高阻 ‘ W? 弱不確定 ‘ L? 弱 0 ?H? 弱 1 ?—?不可能情況 總目錄 退出 19 VHDL描述數(shù)字系統(tǒng)的基本方法 三：構(gòu)造體 構(gòu)造體用來描述實(shí)體的功能 ARCHITCTURE 構(gòu)造體名 OF 實(shí)體名 IS 定義語句：內(nèi)部信號(hào)，常數(shù)，數(shù)據(jù)類型，函數(shù)等的定義 BEGIN 并發(fā)語句 END 構(gòu)造體名； 構(gòu)造體的名稱可由設(shè)計(jì)者命名。 總目錄 退出 20 總目錄 退出 21 常數(shù)、變量、信號(hào)所描述的對(duì)象 在 VHDL 語言中，可以賦予一個(gè)值的的對(duì)象就稱為客體或?qū)ο蟆? 變量 (VARIABLE ) ：相當(dāng)于暫存寄存器，變量值不是最終的結(jié)果。 總目錄 退出 22 常數(shù)、變量、信號(hào)所描述的對(duì)象 常數(shù)（ CONSTANT) 格式： CONSTANT 常數(shù)名：數(shù)據(jù)類型：＝表達(dá)式； 例： CONSTANT VCC: REAL:=。 CONSTANT FBUS:BIT_VECTOR:=“1010 ” CONSTANT G1： BIT：＝ ‘ 1?。 ‘ ’ 表示是位信息， 而 “ ” 表示的是位矢量信息。 格式： VARIABLE 變量名：數(shù)據(jù)類型 約束條件：＝表達(dá)式； 例： VARIABLE x,y:INTEGER VARIABLE x,y:INTEGER RANGE 0 TO 255:=10 在程序中，變量的賦值是立即生效的，不能產(chǎn)生附加延時(shí)。 格式： SIGNAL 信號(hào)名：數(shù)據(jù)類型 約束條件：＝表達(dá)式； SIGANL ground: BIT:= ?0?。 總目錄 退出 25 常數(shù)、變量、信號(hào)所描述的對(duì)象 信號(hào)量和變量的區(qū)別 ? 信號(hào)量是全局量，而變量是局部量。 ? 信號(hào)和變量可以相互代入。b=a。 總目錄 退出 26 屬性描述 描述時(shí)鐘邊沿的屬性‘ EVENT ?EVENT屬性屬于信號(hào)類屬性。 總目錄 退出 27 例：設(shè)計(jì)一個(gè) 2選 1的數(shù)據(jù)選擇器 總目錄 退出 28 2選 1的數(shù)據(jù)選擇器 LIBRARY IEEE。 ENTITY mux IS PORT (D0,D1,sel: IN BIT。 END mux。 BEGIN tmp1=D1 AND sel。 F =tmp1 OR tmp2。 總目錄 退出 29 VHDL基本設(shè)計(jì)單元構(gòu)成 一個(gè)完整的設(shè)計(jì)單元 LIBRARY IEEE。 包集合 ENTITY 實(shí)體名字 IS PORT (端口名， … ）； END 實(shí)體名； ARCHITCTURE 構(gòu)造體名 OF 實(shí)體名 IS 定義語句：信號(hào)常數(shù)，數(shù)據(jù)類型等 BEGIN [并發(fā)語句 ] END 構(gòu)造體名； 總目錄 退出 30 2選 1的數(shù)據(jù)選擇器 ENTITY mux IS PORT (D0,D1,sel: IN BIT。 END mux。 USE 。 BEGIN tmp1=D1 AND sel。 F =tmp1 OR tmp2。 總目錄 退出 31 VHDL基本設(shè)計(jì)單元構(gòu)成 一個(gè)完整的設(shè)計(jì)單元 LIBRARY IEEE。 包集合 ENTITY 實(shí)體名字 IS PORT (端口名， … ）； END 實(shí)體名； ARCHITCTURE 構(gòu)造體名 OF 實(shí)體名 IS 定義語句：信號(hào)常數(shù)，數(shù)據(jù)類型等 BEGIN [并發(fā)語句 ] END 構(gòu)造體名； 總目錄 退出 32 頻率測(cè)量電路 212613121110915147126ABCDabcdeLTB I / R B OD 1 1fgRBIABCDabcdeLTB I / R B OD 1 4fgRBI13121110915143453455691215161913121110915147126ABCDabcdeLTB I / R B OD 1 2fgRBI34513121110915147126ABCD