【正文】 圖 10 集成英特爾QPI和DDR 3內(nèi)存通道的處理器架構(gòu)　　在這個(gè)架構(gòu)中，每個(gè)插座中的所有核心共享一個(gè)可能有多個(gè)內(nèi)存接口的IMC(Integrated Memory Controllers，集成內(nèi)存控制器)?！　、? 提供有效的方法處理多插座系統(tǒng)一致性問題對大規(guī)模系統(tǒng)是至關(guān)重要的。　?、? 引入多個(gè)分布式內(nèi)存控制器將最符合多核處理器的內(nèi)存需要?！　∈褂眠@種架構(gòu)設(shè)計(jì)的平臺(tái)仍然要處理快速FSB上的電信號挑戰(zhàn)，DHSI也增加了芯片組上的針腳數(shù)量，需要擴(kuò)展PCB路線，才能為所有FSB建立好連接。　　專用高速互聯(lián)　　在雙獨(dú)立總線之后又出現(xiàn)了專用高速互聯(lián)架構(gòu)(Dedicated HighSpeed Interconnect，DHSI)，其架構(gòu)如下圖所示。如果讀請求忽略了探聽過濾器，數(shù)據(jù)就直接從內(nèi)存返回，如果探聽過濾器表示請求的目標(biāo)緩存在其它FSB上不存在，它將向其它部分反映探聽情況?！　∪绻彺嫖幢粨糁校畛醯奶幚砥鲿?huì)向FSB發(fā)出一個(gè)探聽命令，探聽過濾器攔截探聽，確定是否需要傳遞探聽給其它FSB?！　‰p獨(dú)立總線　　為了進(jìn)一步提高帶寬，單一共享總線演變成了雙獨(dú)立總線架構(gòu)(DIB)，其架構(gòu)如下圖所示，帶寬基本上提高了一倍?！　∵@種架構(gòu)的優(yōu)點(diǎn)是，每個(gè)處理器都可以訪問其它所有處理可以訪問的所有內(nèi)存，每個(gè)處理器都實(shí)現(xiàn)了緩存一致性算法，保證它的內(nèi)部緩存與外部存儲(chǔ)器，以及其它所有處理器的緩存同步。在現(xiàn)代處理器中，64位寬的總線以4倍速總線時(shí)鐘速度運(yùn)行，在某些產(chǎn)品中。圖 6 英特爾超線程技術(shù)工作原理　　前端總線　　在多插座和多核心的情況下，理解如何訪問內(nèi)存和兩個(gè)核心之間是如何通信的非常重要，下圖顯示了過去許多英特爾處理器使用的架構(gòu)，被稱作前端總線(FSB)架構(gòu)。　　英特爾超線程技術(shù)　　雖然單線程不能再拆分到兩個(gè)核心上運(yùn)行，但有些現(xiàn)代處理器允許同一時(shí)間在同一核心上運(yùn)行兩個(gè)線程，每個(gè)核心有多個(gè)并行工作能力的執(zhí)行單元，很難看到單個(gè)線程會(huì)讓所有資源繁忙起來。圖 5 進(jìn)程和線程的關(guān)系　　進(jìn)程可以是單線程也可以是多線程的，單線程進(jìn)程同一時(shí)間只能在一個(gè)核心上執(zhí)行，其性能取決于核心本身，而多線程進(jìn)程同一時(shí)間可在多個(gè)核心上執(zhí)行，因此它的性能就超越了單一核心上的性能表現(xiàn)。圖 4 雙核處理器的詳細(xì)架構(gòu)示意圖　　線程　　為了更好地理解多核架構(gòu)的含義，我們先看一下程序是如何執(zhí)行的，服務(wù)器會(huì)運(yùn)行一個(gè)內(nèi)核(如Linux，Windows的內(nèi)核)和多個(gè)進(jìn)程，每個(gè)進(jìn)程可進(jìn)一步細(xì)分為線程，線程是分配給核心的最小工作單元，一個(gè)線程需要在一個(gè)核心上執(zhí)行，不能進(jìn)一步分割到多個(gè)核心上執(zhí)行。圖 3 雙核心CPU架構(gòu)示意圖　　現(xiàn)代服務(wù)器通常提供了多個(gè)處理器插座，例如，基于英特爾至強(qiáng)5500系列(NehalemEP)的服務(wù)器通常包含兩個(gè)插座，每個(gè)插座四個(gè)核心，總共可容納八個(gè)核心，而基于英特爾至強(qiáng)7500系列(NehalemEX)的服務(wù)器通常包含八個(gè)插座，每個(gè)插座八個(gè)核心，總共可容納64個(gè)核心。　　核心　　晶體管尺寸不斷縮小(Nehalem使用45nm技術(shù)，Westmere使用32nm技術(shù))，允許在單塊die上集成更多晶體管，利用這個(gè)優(yōu)勢，可在一塊die上多次復(fù)制最基本的CPU(核心)，因此就誕生了多核處理器?！　≡谔幚砥黧w系結(jié)構(gòu)的演變過程中，很長一段時(shí)間，性能的改善都與提高時(shí)鐘頻率緊密相關(guān)，時(shí)鐘頻率越高，完成一次計(jì)算需要的時(shí)間越短，因此性能就越好。圖 1 英特爾至強(qiáng)5500處理器　　插座　　處理器是通過插座安裝到主板上的，下圖顯示了一個(gè)英特爾處理器插座，用戶可根據(jù)自己的需要，選擇不同時(shí)鐘頻率和功耗的處理器安裝到主板上?！　∫?、處理器的演變　　現(xiàn)代處理器都采用了最新的硅技術(shù)，但一個(gè)單die(構(gòu)成處理器的半導(dǎo)體材料塊)上有數(shù)百萬個(gè)晶體管和數(shù)兆存儲(chǔ)器。下表總結(jié)了這些處理器的主要特性：從性能角度來看，處理器、內(nèi)存和I/O這三個(gè)子系統(tǒng)在服務(wù)器中是最重要的，它們也是最容易出現(xiàn)性能瓶頸的地方。目前市場上主流的服務(wù)器大多使用英特爾Nehalem、Westmere微內(nèi)核架構(gòu)的三個(gè)家族處理器：NehalemEP，NehalemEX和WestmereEP。NehalemEPWestmereEPNehalemEXNehalemEX商業(yè)名稱至強(qiáng)5500至強(qiáng)5600至強(qiáng)6500至強(qiáng)7500支持的最插座數(shù)2228每插座最大核心數(shù)4688每插座最大線程數(shù)8121616MB緩存 (3級)8121824最大內(nèi)存DIMM數(shù)181832128　　在本文中，我們將分別從處理器、內(nèi)存、I/O三大子系統(tǒng)出發(fā)，帶你一起來梳理和了解最新英特爾架構(gòu)服務(wù)器的變化和關(guān)鍵技術(shù)。多個(gè)die組織到一起就形成了一個(gè)硅晶片，每個(gè)die都是獨(dú)立切塊，測試和用陶瓷封裝的，下圖顯示了封裝好的英特爾至強(qiáng)5500處理器外觀。圖 2 英特爾處理器插座　　主板上插座的數(shù)量決定了最多可支持的處理器數(shù)量，最初，服務(wù)器都只有一個(gè)處理器插座，但為了提高服務(wù)器的性能，市場上已經(jīng)出現(xiàn)了包含2，4和8個(gè)插座的主板。隨著時(shí)鐘頻率接近4GHz，處理器材料物理性質(zhì)方面的原因限制了時(shí)鐘頻率的進(jìn)一步提高，因此必須找出提高性能的替代方法。　　現(xiàn)在市場上多核處理器已經(jīng)隨處可見，每顆處理器包含多個(gè)CPU核心(通常是2，4，6，8個(gè) )，每個(gè)核心都有一級緩存(L1)，通常所有的核心會(huì)共享二級(L2)、三級緩存(L3)、總線接口和外部連接，下圖顯示了一個(gè)雙核心的CPU架構(gòu)。　　下圖顯示了更詳細(xì)的雙核處理器架構(gòu)示意圖，CPU的主要組件(提取指令，解碼和執(zhí)行)都被復(fù)制，但系統(tǒng)總線是公用的。下圖顯示了進(jìn)程和線程的關(guān)系。　　因?yàn)樵S多應(yīng)用程序都是單線程的，在多進(jìn)程環(huán)境中，多插座、多核心的架構(gòu)通常會(huì)帶來方便，在虛擬化環(huán)境中，這個(gè)道理一樣正確，Hypervisor允許在一臺(tái)物理服務(wù)器上整合多個(gè)邏輯服務(wù)器，創(chuàng)建一個(gè)多進(jìn)程和多線程的環(huán)境?！　∠聢D展示了英特爾超線程技術(shù)是如何工作的，同一時(shí)間在同一核心上有兩個(gè)線程執(zhí)行，它們使用不同的資源，因此提高了吞吐量。在FSB架構(gòu)中，所有通信都是通過一個(gè)單一的，共享的雙向總線發(fā)送的。圖 7 基于前端總線的服務(wù)器平臺(tái)架構(gòu)　　FSB將所有處理器連接到芯片組的叫做北橋(也叫做內(nèi)存控制器中樞)，北橋連接所有處理器共享訪問的內(nèi)存。　　但這種方法設(shè)計(jì)的平臺(tái)要爭奪共享的總線資源，隨著總線上信號傳輸速度的上升，要連接新設(shè)備就變得越來越困難了，此外，隨著處理器和芯片組性能的提升，F(xiàn)SB上的通信流量也會(huì)上升，會(huì)導(dǎo)致FSB變得擁擠不堪，成為瓶頸。圖 8 基于雙獨(dú)立總線的服務(wù)器平臺(tái)架構(gòu)　　但在雙獨(dú)立總線架構(gòu)中，緩存一致性通信必須廣播到兩條總線上，因此減少了總有效帶寬，為了減輕這個(gè)問題，在芯片組中引入了“探聽過濾器”來減少帶寬負(fù)載。如果相同F(xiàn)SB上的其它處理器能滿足讀請求，探聽過濾器訪問就被取消，如果相同F(xiàn)SB上其它處理器不滿意讀請求，探聽過濾器就會(huì)確定下一步的行動(dòng)。如果其它部分仍然有緩存，就會(huì)將請求路由到該FSB，如果其它部分不再有目標(biāo)緩存，數(shù)據(jù)還是直接從內(nèi)存返回，因?yàn)閰f(xié)議不支持寫請求，寫請求必須全部傳播到有緩存副本的所有FSB上。圖 9 基于DHSI的服務(wù)器平臺(tái)架構(gòu)　　基于DHSI的平臺(tái)使用四個(gè)獨(dú)立的FSB，每個(gè)處理器使用一個(gè)FSB，引入探聽過濾器實(shí)現(xiàn)了更好的帶寬擴(kuò)容，F(xiàn)SB本身沒多大變化，只是現(xiàn)在變成點(diǎn)對點(diǎn)的配置了?！　∮⑻貭朡uickPath互聯(lián)　　隨英特爾酷睿i7處理器引入了一種新的系統(tǒng)架構(gòu)，即著名的英特爾QuickPath互聯(lián)(QuickPath Interconnect，QPI)，這個(gè)架構(gòu)使用了多個(gè)高速單向連接將處理器和芯片組互聯(lián)，使用這種架構(gòu)使我們認(rèn)識到了：　?、? 多插座和多核心通用的內(nèi)存控制器是一個(gè)瓶頸?！　、? 在大多數(shù)情況下，在處理器中集成內(nèi)存控制器有助于提升性能?！　∠聢D顯示了一個(gè)多核處理器，集成了內(nèi)存控制器和多個(gè)連接到其它系統(tǒng)資源的英特爾QuickPath的功能示意圖?！　MC可能有不同的外部連接：　?、? DDR 3內(nèi)存通道 – 在這種情況下，DDR 3 DIMM直接連接到插座，如下圖所示，NehalemEP(至強(qiáng)5500)和WestmereEP(至強(qiáng)5600)就使用了這種架構(gòu)。圖 12 四插座NehalemEX　　IMC和插座中的不同核心使用英特爾QPI相互通信，實(shí)現(xiàn)了英特爾QPI的處理器也可以完全訪問其它處理器的內(nèi)存，同時(shí)保持緩存的一致性，這個(gè)架構(gòu)也叫做“緩存一致性NUMA(NonUniform Memory Architecture非統(tǒng)一內(nèi)存架構(gòu))”，內(nèi)存互聯(lián)系統(tǒng)保證內(nèi)存和所有潛在的緩存副本總是一致的?！　?