第十六講多功能緩沖串口mcbsp-展示頁
2024-08-16 13:29本頁面
【正文】 傳輸 —設(shè)置項(xiàng) ?同步時鐘的來源 /產(chǎn)生方法 /周期 ?幀信號的格式（周期，脈寬） ?信號的極性 ?幀信號與數(shù)據(jù)的出現(xiàn)關(guān)系 ?每幀傳輸?shù)臄?shù)據(jù)的結(jié)構(gòu)（ phase） ?每幀的數(shù)據(jù)個數(shù) ?數(shù)據(jù)字長 典型傳輸時序 第十六講 McBSP BIT / TI 12 傳輸 —時鐘與幀信號 ?由 SRGR進(jìn)行復(fù)雜的控制 ?目的：更多的支持 第十六講 McBSP BIT / TI 13 ?每幀包含兩個相 (Phase) ?phase 1中包含兩個 12bit的數(shù)據(jù)單元 ?phase 2中包含三個 8bit的數(shù)據(jù)單元 ?一幀中的整個數(shù)據(jù)流是連續(xù)的，數(shù)據(jù)單元以及相之間沒有傳輸?shù)拈g隔。 傳輸 —例子 1 第十六講 McBSP BIT / TI 14 傳輸 —例子 2 ?每幀包含兩個相 (Phase) ?phase 1中包含 1個 8bit的數(shù)據(jù)單元 ?phase 2中包含 1個 16bit的數(shù)據(jù)單元 ?phase 2的起始位置可以定義 ?FWID位決定了 phase 1的持續(xù)時間 ?FPER域決定了兩相總共的幀周期 ?在 phase 1和 phase 2之間存在空閑時間（ dead time） 第十六講 McBSP BIT / TI 15 傳輸 —例子 3 ?忽略幀位數(shù)據(jù) ?數(shù)據(jù)延遲 ?范圍： 0~2個周期 ?給用戶提供了更大的靈活性 BIT / TI 傳輸 —例子 4 4個 8bit數(shù)據(jù) (R/X)PHASE=0 (R/X)FRLEN1=3h (R/X)WDLEN1=0 改為 1個 32bit數(shù)據(jù) (R/X)PHASE=0 (R/X)FRLEN1=0 (R/X)WDLEN1=5h 第十六講 McBSP BIT / TI 17 數(shù)據(jù)壓擴(kuò) 壓 /擴(kuò)硬件框圖 DXR中的數(shù)據(jù) ?在 (R/X)CR中使能壓擴(kuò)硬件 ?數(shù)據(jù)從 DXR拷貝至 XSR的過程中進(jìn)行壓縮 ?從 RBR拷至 DRR時被擴(kuò)展 ?壓擴(kuò)數(shù)據(jù)總是 8位 ?擴(kuò)展數(shù)據(jù) LAW16內(nèi)部左對齊 擴(kuò)展數(shù)據(jù)格
試題試卷相關(guān)推薦
鄂ICP備17016276號-1