【正文】 12 13 14 widlar帶隙基準(zhǔn)源 14 Brokaw帶隙基準(zhǔn)源 15 153 基準(zhǔn)電壓源電路設(shè)計 17 17 17 MOS管閾值電壓的提取 17 MOS管的跨導(dǎo)參數(shù) 19 MOS管的溝道長度調(diào)制效應(yīng)系數(shù) 20 22 22 23 30 30 Vbe結(jié)的溫度系數(shù)及結(jié)電壓的計算 30 Vbe的溫度系數(shù)計算 31 334 電路仿真 34 34 34 35 36 365 結(jié)論 37致謝 38參考文獻 39附錄 A： 40附錄 B： 46附錄 C： 55遼寧工程技術(shù)大學(xué)畢業(yè)設(shè)計（論文）0 前言基準(zhǔn)電壓源(Reference Voltage)是指在模擬電路或混合信號電路中用作電壓基準(zhǔn)的具有相對較高精度和穩(wěn)定度的參考電壓源。模擬電路使用基準(zhǔn)源，或者是為了得到與電源無關(guān)的偏置，或是為了得到與溫度無關(guān)的偏置，其性能好壞直接影響電路的性能穩(wěn)定，可見基準(zhǔn)源是子電路不可或缺的一部分，因此也可以說性能優(yōu)良的基準(zhǔn)源是一切電子系統(tǒng)設(shè)計最基本和最關(guān)鍵的要求之一。另外，基準(zhǔn)電壓源是電壓穩(wěn)壓器中的一個關(guān)鍵電路單元，它也是DCDC轉(zhuǎn)換器中不可缺少的組成部分；在各種要求較高精確度的電壓表、歐姆表、電流表等儀器中都需要電壓基準(zhǔn)源[1]。1．低電壓工作的基準(zhǔn)電壓源SOC(Signal Operation Control)的主流工藝是CMOS工藝,目前，5V()、 ()、()、()、()、()等電源電壓已經(jīng)得到廣泛的使用。所以，許多文獻[2]。2．低溫度系數(shù)的基準(zhǔn)電壓源低溫度系數(shù)的基準(zhǔn)電壓源對于要求精度高的應(yīng)用場合比較關(guān)鍵，比如說對于高精度的A/D、D/A結(jié)構(gòu)，高精度的電流源、電壓源等。目前出現(xiàn)的高階補償技術(shù)包括環(huán)路曲率補償法，β非線性曲率補償法，基于電阻比值的溫度系數(shù)的曲線補償方法。在混合電路中，電壓基準(zhǔn)源應(yīng)該在較寬的范圍內(nèi)具有良好的電源抑制比性能，有些設(shè)計中使用運放結(jié)構(gòu)的帶隙基準(zhǔn)技術(shù)，在直流頻率時的PSRR(Power Supply Rejection Ratio，電源抑制比)可達110dB，在1MHz的PSRR達70dB。4．低功耗的基準(zhǔn)電壓源低功耗設(shè)計對于依靠電池工作的便攜設(shè)備具有非常重要的意義，低功耗電路可以延長電池的使用壽命。傳統(tǒng)的基準(zhǔn)源是基于穩(wěn)壓二極管的原理制成，但由于它的擊穿電壓一般都大于現(xiàn)在電路中所用的電源，已經(jīng)不再常用。現(xiàn)在擁有帶隙基準(zhǔn)源的集成電路已廣泛應(yīng)用于軍事裝備、通訊設(shè)備、汽車電子、工業(yè)自動化控制及消費類電子產(chǎn)品等領(lǐng)域。雙極性工藝是集成電路中最早成熟的工藝，其集成電路具有較快的器件速度，適合高速電路設(shè)計，但相對來說，器件功耗較大；CMOS工藝技術(shù)是在PMOS與NMOS工藝基礎(chǔ)上發(fā)展起來的，由于CMOS電路具有功耗低、器件面積小、集成密度大等優(yōu)點，已經(jīng)逐漸發(fā)展成為當(dāng)代VLSI(超大規(guī)模集成電路)工藝的主流工藝技術(shù)，因此，在本文在設(shè)計高精度的帶隙基準(zhǔn)電壓源時，就采用了CMOS工藝技術(shù)。本文的主要內(nèi)容如下：1）介紹CMOS帶隙基準(zhǔn)源的現(xiàn)狀、發(fā)展趨勢以及本課題研究目的意義；2）介紹MOS器件基本原理，基準(zhǔn)源的分類，詳細分析帶隙基準(zhǔn)源的基本原理和幾種基本框架，并分析其優(yōu)缺點；3）對CMOS帶隙基準(zhǔn)源進行設(shè)計分析，參數(shù)提?。?）利用軟件進行仿真；1 MOS器件原理在現(xiàn)代的IC工業(yè)中，必須充分地掌握半導(dǎo)體器件的知識。而且，因為IC技術(shù)的每代更新都使器件尺寸按比例縮小，所以這些效應(yīng)就變得更加重要了[3]。器件的有效作用就發(fā)生在柵氧下的襯底區(qū)。源漏方向的柵的尺寸叫柵長L，與之垂直方向的柵的尺寸叫做柵寬W。定義，式中稱為有效溝道長度，是溝道總長度，而是橫向擴散的長度。因此，MOS技術(shù)發(fā)展中的主要推動力就是不是器件的其他器件參數(shù)退化而一代一代的減少這兩個尺寸。NMOS和PMOS晶體管的區(qū)別在于每個PFETs可以出于各自獨立的n阱中，而所有NFETs則共享同一襯底。目的是推導(dǎo)出I/V特性方程，這樣我們就能夠?qū)⒊橄蠹墑e從器件物理級提升到電路級。當(dāng)柵壓從0V上升時，p襯底中的空穴被趕離柵區(qū)而留下負離子以鏡像柵上的電荷。在這種情況下，由于載流子而無電流流動。當(dāng)界面電勢達到足夠高時，電子便從源流向界面并最終流到漏端。我們也稱之為界面的“反型”。由pn結(jié)理論可知，其中表示硅的介電常數(shù)。當(dāng)時，就有溝道，加入，就有。當(dāng)時，溝道變窄，減小。因此，隨著的下降，增加，也增加?？梢宰C明，在考慮體效應(yīng)后，為式中，稱為體效應(yīng)系數(shù)，是源襯電勢差[1]。產(chǎn)生體效應(yīng)，并不需要改變襯底電勢：源電壓相對于發(fā)生改變，會產(chǎn)生同樣的現(xiàn)象。那么當(dāng)增加時，會變得更正，源和襯底之間的電壓差將增大，導(dǎo)致的值增大。閾值電壓的變化經(jīng)常會使模擬電路（或數(shù)字電路）設(shè)計復(fù)雜化。 溝道長度調(diào)制在式子中，我們注意到，當(dāng)柵和漏之間的電壓差增大時，實際的反型溝道長度逐漸減小。這一效應(yīng)稱為“溝道長度調(diào)制”。對于較長的溝道，值較小。然而，由于漏電流隨的變化非常緩慢，所以不用漏源電壓來確定電流。實際上，時，一個“弱”的反型層仍然存在，并有一些源漏電流。這種效應(yīng)稱作“亞閾值導(dǎo)電”。我們也稱器件工作在弱反型區(qū)。對于的典型值，在室溫時，要使下降一個數(shù)量級，必須下降約80mV。亞閾值導(dǎo)電會導(dǎo)致較大的功率損耗（或者是模擬信息的丟失）。在高的柵源電壓下，柵氧將發(fā)生不可恢復(fù)的擊穿，從而毀壞晶體管。2 基準(zhǔn)電壓源電路原理基準(zhǔn)源主要分為基準(zhǔn)電壓源和基準(zhǔn)電流源，而基準(zhǔn)電壓源的性能參數(shù)主要有溫度系數(shù)、電源抑制比和功耗等。 (a)采用電阻分壓的基準(zhǔn)電壓源 (b)采用管分壓的基準(zhǔn)電壓源 圖 (a)，有 () ()其中，表示電源電壓幅度敏感系數(shù)。若有，則它的輸出基準(zhǔn)電壓對電源電壓非常敏感，而且對溫度也非常敏感，所以它的應(yīng)用受到很大的限制。通過以上的分析，為了能設(shè)計出簡單的基準(zhǔn)電壓源，人們設(shè)計出了有源器件與電阻串聯(lián)組成的基準(zhǔn)電壓源。因此使用這種基準(zhǔn)時，必須提供恒定的電流。 齊納二極管構(gòu)成的電壓基準(zhǔn)源 () ()是擊穿二極管在擊穿點Q（）的小信號阻抗。擊穿電壓的溫度系數(shù)會隨著擊穿電壓BV的值變化，齊納擊穿電壓的溫度系數(shù)為負，雪崩擊穿電壓的溫度系數(shù)為正。通過選擇合適的偏置電流，就可以獲得接近零溫度系數(shù)的基準(zhǔn)電壓。 的溫度系數(shù)與的關(guān)系帶隙基準(zhǔn)電壓源的性能較其它基準(zhǔn)電壓源有了很大的飛躍。由于建立在非表面的帶隙原理上，因此比齊納二極管更穩(wěn)定。同時，帶隙基準(zhǔn)源工作的靜態(tài)電流和功耗都很小，電源電壓抑制比比較大，輸出電壓受電源電壓的影響很小。如果電壓乘以常量K加上電壓，則輸出電壓為： ()式()對溫度求導(dǎo)，用和的溫度系數(shù)求出理想的不依賴于溫度的K值。 與補償原理早在1964年人們就認識到，如果兩個雙極晶體管在不相等的電流密度下工作，那么它們的基極發(fā)射極電壓的差值就與絕對溫度成正比。有公式知 。當(dāng)T=時，其中是硅在溫度時的帶隙勢壘。因此，只有在一階近似的情況下，基準(zhǔn)的溫度系數(shù)才可以認為是很小的[8]。式中第一項具有負的溫度系數(shù)，第二項具有正的溫度系數(shù)，合理地設(shè)置R1，R2，R3，IS1和IS2的值，就可使正、負溫度系數(shù)相互抵消，從而實現(xiàn)零溫度漂移。 Brokaw帶隙基準(zhǔn)源，該電路結(jié)構(gòu)的負反饋環(huán)使用了運放以減小兩個支路電流比值的溫漂。電阻上的壓降等于和的發(fā)射極電壓差,因此輸出電壓又可以表示為：（）從式（）可以看出，通過選擇合適的N值及和的比值，也可以實現(xiàn)正負溫度系數(shù)相互抵消。Brokaw電路結(jié)構(gòu)的缺點是電源抑制比不高且功耗較大。從以上的討論中，我們能看出是帶隙基準(zhǔn)源一個很重要的參數(shù)，它的溫度特性在帶隙基準(zhǔn)源中扮演著很重要的角色，因此下一節(jié)將要詳細分析的溫度特性和精密補償?shù)姆椒╗6]。其中M8M13構(gòu)成與電源電壓無關(guān)的偏置電路。M7作為第二級放大的輸入管，M6作為M7的有源負載。Rcc為運放的補償電阻和電容，使得運放工作在閉環(huán)狀態(tài)時，具有良好的穩(wěn)定性。在電路設(shè)計過程中首先要進行參數(shù)提取，本設(shè)計采用h05mixddst02v13工藝，因此首先對h05mixddst02v13庫中的閾值電壓，跨導(dǎo)參數(shù)以及溝道長度調(diào)制效應(yīng)系數(shù)等數(shù)據(jù)進行參數(shù)提取。 MOS管閾值電壓的提取在參數(shù)提取過程中我們用到h05mixddst02v13庫文件（1） NMOS閾值電壓，曲線明顯向上傾斜，所以NMOS的閾值電壓為： （2） PMOS閾值電壓 ，保持一條直線。在圖中取兩個點（1，）（，），求出斜率：（2）PMOS跨導(dǎo)參數(shù)在飽和區(qū)中，忽略溝道長度調(diào)制效應(yīng)，可以近似看成：取，則上圖是隨變化的曲線，則曲線斜率就是。在圖中取兩點（，）（,）,求當(dāng)L=，斜率：（2）PMOS溝道長度調(diào)制效應(yīng)系數(shù)當(dāng)管子進入飽和區(qū)后，漏極電流隨VDS變化的斜率就是，在圖中取兩點（，）,（,）,求出斜率：表1 MOS管參數(shù)NMOSPMOS閾值電壓跨導(dǎo)參數(shù)溝道長度調(diào)制效應(yīng)系數(shù)表2 運算放大器性能指標(biāo)性能單位數(shù)值小信號低頻電壓增益V/V5000單位增益帶寬MHz10相位裕度度60轉(zhuǎn)換速率SRV/us10建立時間ns80共模抑制比dB80電源電壓V5輸入共模范圍V電壓輸出范圍V負載電容pF10功耗mW15電源電壓抑制比dB80運算放大器（簡稱運放）是許多模擬系統(tǒng)和混合信號系統(tǒng)中的一個完整部分。伴隨著每一代CMOS工藝，由于電源電壓和晶體管溝道長度的減小，為運放設(shè)計不斷提出復(fù)雜的課題。1. 補償電容Cc的確定。的相位裕量，Cc的最小值有下面的要求：這里我們?nèi)　?. 通過MOS管的飽和區(qū)線性區(qū)臨界過驅(qū)動電壓求M5的寬長比（W/L）,M5工在飽和狀態(tài)，則： 當(dāng)M5處于線性區(qū)和飽和區(qū)臨界時，過驅(qū)動電壓Veff5:，4. 通過MOS管的飽和區(qū)和線性區(qū)臨界過驅(qū)動電壓求M6的寬長比，假設(shè)5. 求M7的寬長比（W/L），6. 求M3和M4的寬長比（W/L）、（W/L）在靜態(tài)偏置狀態(tài)：靜態(tài)時因此：因為：、所以：7. 求M1和M2的寬長比（W/L）、(W/L)由于單位增益帶寬，Cc為補償電容，假設(shè)Cc=5pF所以Gm1為M1管的跨導(dǎo)，計算到這里需要驗證一下：為了有60176。重復(fù)4，5，6步驟。所以偏置電路中M8M13各個管子都工作在飽和區(qū)，且,并且如果R1=1K,則如果,則。前面求得gm1= ro:管子的輸出電阻二級運放總增益：（2）靜態(tài)功耗 Vbe結(jié)的溫度系數(shù)及結(jié)電壓的計算通過Hspice進行仿真可以得到pnp管Vbe結(jié)的溫度系數(shù)及工作電流下的Vbe結(jié)電壓，分析下圖可得：從圖中可以看到，在不同的工作電流下，pnp管Vbe結(jié)都呈現(xiàn)負溫度系數(shù)。選擇工作電流200uA下的Vbe結(jié)。我們有，這里是兩個工作在不同電流密度下的雙極晶體管的基極發(fā)射極電壓的差值。國際上公認的模擬電路通用仿真工具是美國加利福尼亞大學(xué)伯克利(Berkeley)分校開發(fā)的通用電路模擬程序SPICE( Simulation Program with Integrated Circuit Emphasis)，目前享有盛譽的EDA公司的模擬電路仿真工具，都是以SPICE為基礎(chǔ)實現(xiàn)的。HSPICE是Meta軟件公司推出的工業(yè)級電路分析產(chǎn)品，它能提供電路在穩(wěn)態(tài)、瞬態(tài)及頻域狀態(tài)下所進行的模擬仿真，包括直流工作點和直流傳輸特性分析、交流小信號分析、噪聲分析、瞬態(tài)分析、傅立葉分析、靈敏度分析、溫度分析、最壞情況分析以及蒙特卡羅分析等等。一個理想的運放，當(dāng)輸入電壓為0時，輸出電壓也應(yīng)為0。通常在輸入電壓為0時，存在一定的輸出電壓。5 結(jié)論基準(zhǔn)電壓源廣泛應(yīng)用于各種集成電路中，其精度和穩(wěn)定性直接影響著整個系統(tǒng)的性能，在生活中對基準(zhǔn)源的功耗、電源抑制比、工作電壓等方面都有較高的要求。由電路的仿真結(jié)果驗證了基準(zhǔn)源在0℃100℃范圍內(nèi)，℃,。在完成論文的過程中，她給我提供了非常有用的參考資料，并在每個階段都提出值得我思考的建議，引導(dǎo)我使用更方便、正確的分析方法來解決問題。感謝寢室同學(xué)在論文上給予我的幫助，正是有了他們的幫助我的論文才能順利完成。最后，感謝遼寧工程技術(shù)大學(xué)對我四年的培養(yǎng)。衷心感謝百忙之中抽出時間參加論文評閱和論文答辯的各位老師，感謝你們?yōu)閷忛啽疚乃冻龅男燎趧趧?。在此用我的態(tài)度與決心來表示對你們真誠的謝意。拉扎維，2003年2月[4] 程軍，[5] 孫順根，吳曉波，[6] 史侃俊，許維勝，[7] ，1995年3月[8] 孟波，[9] 何樂年, ，2008年8月[10] 劉艷艷，、：人民郵電出版社，2008年5月