【正文】 本章首先概述 I/O的基本知識(shí)，然后討論輸入 /輸出控制方式， I/O接口的讀寫技術(shù)， 并行通信與串行通信，最后重點(diǎn)討論常用可編程典型 I/O接口芯片及其接口技術(shù)。 【 學(xué)習(xí)目標(biāo) 】 ? 了解 I/O接口信息、 I/O編址方法、 I/O組織、 I/O控制方式、并行通信及串行通信等輸入輸出基礎(chǔ)知識(shí)。 ? 掌握簡單 I/O接口的讀寫技術(shù)。 ? 能綜合運(yùn)用接口芯片，構(gòu)建和分析實(shí)際應(yīng)用系統(tǒng)。 /輸出接口： 完成微處理器與外部設(shè)備數(shù)據(jù)通信即輸入 /輸出任務(wù)的接口 。 4 返回 2022年 8月 17日星期三 二、 I/O接口的功能 1. 內(nèi)部地址譯碼 （ 如電平轉(zhuǎn)換 ） （ 如正負(fù)邏輯的轉(zhuǎn)換 ， 串并 格式 ， 模數(shù)轉(zhuǎn)換 ） 5 返回 2022年 8月 17日星期三 三、 CPU與 I/O設(shè)備間的接口信息 ? 三種：數(shù)據(jù)信息 、 狀態(tài)信息 、 控制信息 ? 這些信息均通過數(shù)據(jù)總線傳輸 。 ?用訪問存儲(chǔ)器的指令 ， 即可對(duì)整個(gè)地址空間 （ 存儲(chǔ)器和 I/O） 進(jìn)行訪問 ， 而無需專用 I/O指令 。 ? 內(nèi)存與外設(shè)地址分布相同 。 I /O 端口 I /O 端口 I /O 端口 E PR OM 或 F las h Mem o ry RAM 0000H FFF FH 7 返回 2022年 8月 17日星期三 2. I/O映射編址 ? 含義 I/O端口與存儲(chǔ)器分開獨(dú)立編址，即 I/O端口和存儲(chǔ)器都有自己的一套地址空間，而且互不相干 。 – 指令執(zhí)行速度快。 – I/O端口的地址 64K 個(gè) 8位口地址（ 0000HFFFFH）。 2. 系統(tǒng)板保留的 1K個(gè) I/O端口 （詳見書 ） 000H03FFH， 共 1K個(gè) 8位端口 3. 查看當(dāng)前系統(tǒng) I/O地址分配 14 返回 2022年 8月 17日星期三 系統(tǒng)板保留的 1K地址 I/O 地址 I/O 設(shè)備端口 I/O 地址 I/O 設(shè)備端口 0 0 0 0 0 0 0 F DMA 控制器 1 200 2 0 7 游戲口 0 0 2 0 0 0 2 1 中斷控制器 ( 主中斷控制器 ) 0 2 7 4 0 2 7 7 IS A 即插即用計(jì)數(shù)器 0 0 4 0 0 0 4 3 系統(tǒng)時(shí)鐘 278 2 7 F 并行打印機(jī)口 0 0 6 0 鍵盤控制器控制狀態(tài)口 2 F 8 2 F F 串行通信口 2 （ COM2 ） 0 0 6 1 系統(tǒng)揚(yáng)聲器 0 3 7 6 第二個(gè) IDE 硬盤控制器 0 0 6 4 鍵盤控制器數(shù)據(jù)口 378 3 7 F 并行打印口 1 0 0 7 0 0 0 7 1 系統(tǒng) CM OS/ 實(shí)時(shí)鐘 3 B0 0 3 BB V G A 顯示適配器 0 0 8 1 0 0 8 3 DMA 控制器 1 0 3 C0 0 3 D F V G A 顯示適配器 0 0 8 7 DMA 控制器 1 0 3 D0 0 3 D F 彩色顯示器適配器 0 0 8 9 0 0 8 B DMA 控制器 1 0 3 F 2 0 3 F 5 軟磁盤控制器 0 0 A 0 0 0 A 1 中斷控制器（從中斷控制器 ) 0 3 F 6 第一個(gè)硬盤控制器 0 0 C0 0 DF DMA 控制器 2 0 3 F 8 0 3 F F 串行通信口 1 （ COM1 ） 0 0 F 0 0 0 F F 數(shù)值協(xié)處理器 0 1 7 0 0 1 7 7 H 標(biāo)準(zhǔn) ID E/ ES DI 硬盤控制器 0 1 F 0 0 1 F F 標(biāo)準(zhǔn) IDE/E S DI 硬盤控制器 沒有指明的端口，用戶可以使用。 ? 分類： 無條件傳送方式和條件傳送方式兩種 。 ?特點(diǎn)： 簡單 、 經(jīng)濟(jì) ， 但可靠性差 。 ? 特點(diǎn)： 簡單 、 可靠性高 ， 但 CPU效率低 。 ? 特點(diǎn)： 無需查詢等待 ， CPU利用率大大提高 。 20 返回 2022年 8月 17日星期三 三、 DMA控制方式 ? 含義 ：直接由 DMA控制器硬件控制數(shù)據(jù)傳輸 ，傳輸過程無需 CPU干預(yù) 。 21 返回 2022年 8月 17日星期三 外設(shè) /內(nèi)存 DMA方式與其它方式比較 CPU DMA控制器 內(nèi)存 /外設(shè) 外設(shè) /內(nèi)存 MOV [XX]， AL OUT DX， AL IN AL， DX MOV AL， [XX] 無需 CPU指令 內(nèi)存 /外設(shè) 22 返回 2022年 8月 17日星期三 四、 I/O處理機(jī)控制方式 盡管 DMA方式優(yōu)點(diǎn)比較突出 ， 但在 DMA進(jìn)行傳輸之前 ， 對(duì) DMA的初始操作 、 對(duì)數(shù)據(jù)的運(yùn)算和處理等都需要處理器事先干預(yù) 。這種方式下 ， 由專用 I/O協(xié)處理器負(fù)責(zé) I/O操作和處理 。 ： 1 2 3 4ABCD4321DCBAT i t l eN um be r R e vi s i onS i z eBD a t e : 31 J ul 20 04 S he e t of F i l e : F : \ 項(xiàng)目 \ 北京自來水公司 \ 抄表系統(tǒng)電路圖 \ Z B 2K M .D D BD r a w n B y :12 3A74 F 12 51A 121A 241A 361A 482A 1112A 2132A 3152A 4171Y 1181Y 2161Y 3141Y 4122Y 192Y 272Y 352Y 431G12G19U174 L S 24 01A 121A 241A 361A 482A 1112A 2132A 3152A 4171Y 1181Y 2161Y 3141Y 4122Y 192Y 272Y 352Y 431G12G19U274 L S 24 4A02A13A24A35A46A57A68A79B018B117B216B315B414B513B612B711E19D I R1U374 L S 24 5 74F 2 4 0 7 4 F 2 4 4 7 4 F 2 4 5 2G 1 G 2G 1 G Bi Ai Ai 1Y i 1Ai 2Ai 2Y i 1Y i 1Ai 2Ai 2Y i 24 返回 2022年 8月 17日星期三 簡單 I/O接口 鎖存器 25 返回 2022年 8月 17日星期三 二、簡單 I/O接口的讀控制 讀操作程序 : MOV DX,377H IN AL,DX 26 返回 2022年 8月 17日星期三 I/O接口的寫控制 寫操作程序 : MOV DX,0DFFFH OUT DX,AL 27 返回 2022年 8月 17日星期三 3. 16位 I/O接口的讀操作 讀操作程序 : MOV DX,2F6H IN AX,DX 28 返回 2022年 8月 17日星期三 4. 32位 I/O接口的寫操作 寫操作程序 : MOV DX,3ECH 。 ? 要點(diǎn) ：傳輸?shù)母魑煌瑫r(shí)傳輸（輸入或輸出）。 32 返回 2022年 8月 17日星期三 ? 含義 ：實(shí)現(xiàn)并行通信的接口稱為并行通信接口。 ? 要點(diǎn) ：按位傳輸，同一時(shí)刻僅傳送一位。 34 返回 2022年 8月 17日星期三 ? 完成串行通信任務(wù)的接口稱為串行通信接口，簡稱串行接口。 接收數(shù)據(jù) 寄存器接收移位寄存器及 其控制發(fā)送數(shù)據(jù) 寄存器發(fā)送移位寄存器及 其控制數(shù)據(jù)總線緩沖 器控制邏輯串行外部設(shè)備數(shù)據(jù)總線 R X DT X D接收發(fā)送R E S E TCSWRRD 35 返回 2022年 8月 17日星期三 串行通信數(shù)據(jù)傳輸方式 有單工方式、半雙工方式、全雙工方式 Ｂ接收器Ａ發(fā)送器 接收器 發(fā)送器 接收器 發(fā)送器 發(fā)送器 接收器 接收器 發(fā)送器A B A B數(shù)據(jù)流向 數(shù)據(jù)流向 數(shù)據(jù)流向( a ) 單工方式 ( b ) 半雙工方式 ( c ) 全雙工方式36 返回 2022年 8月 17日星期三 三、串行通信方式 及異步通信協(xié)議 串行通信方式 兩種：串行異步通信和串行同步通信。 2. 異步通信特點(diǎn) ① 字符的發(fā)送是隨機(jī)的。 37 返回 2022年 8月 17日星期三 3．異步通信協(xié)議 ? 異步通信協(xié)議 包括：一是字符的傳送格式的規(guī)定，二是數(shù)據(jù)傳送速率的要求。 當(dāng)前字符. . . . . .n 位數(shù)據(jù) ( n =5 8 )起始位停止位空閑位空閑位起始位前一字符 后一字符奇偶校驗(yàn) 位D0 D1 D2 D3 D n 1 D0. . . . . .1 0 0 / 1 0 / 10 / 10 / 1 0 / 1 0 / 1 1 1 1 1 038 返回 2022年 8月 17日星期三 波特率 ? 波特率 （ Baud Rate） ： 指單位時(shí)間傳送二進(jìn)制數(shù)的位數(shù) ， 一般以秒為單位 。 微機(jī)最高波特率由硬件決定 。 解 ：一個(gè)字符 =1+8+0+1=10位 每秒傳送的字符個(gè)數(shù) =69120/60=1152個(gè) 波特率 =位 /秒 =1152*10=11520bits/S=39 返回 2022年 8月 17日星期三 同步字符當(dāng)前幀同步字符 數(shù)據(jù) 1 數(shù)據(jù) 2 . . . . 數(shù)據(jù) n 校驗(yàn) 1 校驗(yàn) 2? 同步通信 將多個(gè)字符連接成一個(gè)數(shù)據(jù)塊，數(shù)據(jù)塊前加 1或 2個(gè)同步字符，尾部是校驗(yàn)字符，最后為同步字符。 40 返回 2022年 8月 17日星期三 四、串行異步通信標(biāo)準(zhǔn)接口 串行異步通信的標(biāo)準(zhǔn)接口有 RS232C、 RS44RS42 RS485以及 20mA電流環(huán)等接口。表示調(diào)制解調(diào)器可以使用。 9 RI 振鈴指示 ( 輸入 ) ， Mo d e m 若接到交換機(jī) ( 臺(tái) ) 送來的振鈴呼叫，就發(fā)出該信號(hào)來通知計(jì)算機(jī)或終端。根據(jù) UART的電平的不同可分為 5V和 。 連接線串行接口串行接口R X DT X D R X DT X DG N D G N D44 返回 2022年 8月 17日星期三 RS232電平轉(zhuǎn)換典型芯片 ? C1 ～ C5 可為~4,7uF, 具 體 值參見芯片說明 ? TIN為 TTL輸入 ? RIN為 232輸入 ? TOUT為由 TTL轉(zhuǎn)換后的 232電平輸出 ? ROUT為由 RS232轉(zhuǎn)換后的 TTL電平輸出 M A X 232 內(nèi)建177。僅 20米以內(nèi)。 – 可同時(shí)連接多個(gè)接收器和發(fā)送器（ 32～ 256個(gè)） – 通信距離長，可達(dá)千米（標(biāo)準(zhǔn)為 ）。 ? DI為數(shù)據(jù)發(fā)送端， RO為數(shù)據(jù)接收端， RE收發(fā)使能 – RE＝ 0接收， RE＝ 1發(fā)送 ? 終端（兩個(gè)遠(yuǎn)端）各接一個(gè)匹配電阻（ 120歐）防止傳輸反射。 (2) 是串行異步通信接口 （ UART） 。16550=50~115200波特 。 (5) 具有自動(dòng)奇偶校驗(yàn) 、 溢出和幀出錯(cuò)等檢測標(biāo)志 。 (7) 單一 +5V， 40個(gè)引腳的 DIP封裝形式 。 ( 1 ) 檢 測 起 始 位 ： SIN 變低后 ， 連續(xù)測試 8 個(gè) RCLK 時(shí) 鐘 周 期 ， 如果都是低電平 ， 為起始位 ， 否則為干擾信號(hào) 。 直到停止位 ， 完成一個(gè)字符的接收 。 ( 4 ) 串到并轉(zhuǎn)換：同步控制電路控制接收移位寄存器將串 行數(shù)據(jù)轉(zhuǎn)換成并行數(shù)據(jù)送入接收數(shù)據(jù)緩沖器 (THR)中 。 如果在檢測字符格式時(shí)有錯(cuò)誤 ， 則通過線路狀態(tài)寄存器 設(shè)置相應(yīng)的出錯(cuò)標(biāo)志 。 ( 1 ) CPU 的 并行數(shù)據(jù)存入發(fā)送保持寄存器中 ， 由 發(fā)送同步控制電路控制將該數(shù)據(jù)經(jīng)過發(fā)送移 位寄存器處理 ， 按照事先規(guī)定的格式加上起 始位 、 奇偶校驗(yàn)位和停止位 ， 變換成串行數(shù)