【正文】 a Parallelism ProcessorMemorySwitch Multiprocessors Networks and Interconnections 1/19/2022 CS252S11, Lecture 01 14 15/101 ▲ 計(jì)算機(jī)系統(tǒng)結(jié)構(gòu)的基本概念 系統(tǒng)結(jié)構(gòu)的重大轉(zhuǎn)折： 從單純依靠指令級(jí)并行轉(zhuǎn)向開(kāi)發(fā)線程級(jí)并行和數(shù)據(jù)級(jí)并行。 176。1/101 ▲ 第 1章 計(jì)算機(jī)系統(tǒng)結(jié)構(gòu)的基礎(chǔ)知識(shí) 曹強(qiáng) 計(jì)算機(jī)學(xué)院 武漢光電國(guó)家實(shí)驗(yàn)室信息存儲(chǔ)部 張晨曦 劉依（版） 2/101 ▲ 課程說(shuō)明 ? 教程： 《 計(jì)算機(jī)系統(tǒng)結(jié)構(gòu)教程 》 張晨曦 清華大學(xué)出版社 2022 ? 參考資料： 計(jì)算機(jī)系統(tǒng)結(jié)構(gòu) ——量化研究方法（第四版） John , David 深入理解計(jì)算機(jī)系統(tǒng)（第二版） Computer Systems: A Programmer?s Perspective, 2nd） Randal E. Bryant David R. O?Hallaron ? 實(shí)驗(yàn)仿真軟件： 指令級(jí)和流水線操作級(jí)模擬器WinMIPS64（從網(wǎng)絡(luò)下載） 助教： 張宏亮 手機(jī) 13419512734 號(hào) 994506334 ? 課程考查： 20%（平時(shí)成績(jī)） +80%（考試成績(jī)） 3/101 ▲ What is Computer Architecture? Application Physics Gap too large to bridge in one step In its broadest definition, puter architecture is the design of the abstraction layers that allow us to implement information processing applications efficiently using available manufacturing technologies. (but there are exceptions, . magic pass) 4/101 ▲ Abstraction Layers in Modern Systems Algorithm Gates/RegisterTransfer Level (RTL) Application Instruction Set Architecture (ISA) Operating System/Virtual Machine Microarchitecture Devices Programming Language Circuits Physics Original domain of the puter architect (?50s?80s) Domain of recent puter architecture (?90s) Reliability, power, … Parallel puting, security, … Reinvigoration of puter architecture, mid2022s onward. 5/101 ▲ 5 Computing Devices Now Robots Superputers Automobiles Laptops Settop boxes Games Smart phones Servers Media Players Sensor Nets Routers Cameras 6/101 ▲ Computer Architecture?s Changing Definition 1. 1950s to 1960s: Computer Architecture Course: Computer Arithmetic 2. 1970s to mid 1980s: Computer Architecture Course: Instruction Set Design, especially ISA appropriate for pilers 3. 1990s: Computer Architecture Course: Design of CPU, memory system, I/O system, Multiprocessors, Networks 4. 2022s: Multicore design, onchip working, parallel programming paradigms, power reduction 5. 2022s: Computer Architecture Course: Self adapting systems? Self anizing structures? DNA Systems/Quantum Computing? 1/19/2022 CS252S11, Lecture 01 6 7/101 ▲ 計(jì)算機(jī)系統(tǒng)結(jié)構(gòu)的基本概念 計(jì)算機(jī)系統(tǒng)的設(shè)計(jì) 計(jì)算機(jī)系統(tǒng)的性能評(píng)測(cè) 計(jì)算機(jī)系統(tǒng)結(jié)構(gòu)的發(fā)展 計(jì)算機(jī)系統(tǒng)結(jié)構(gòu)中并行性的發(fā)展 8/101 ▲ 1. 第一臺(tái)通用電子計(jì)算機(jī)誕生于 1946年 2. 計(jì)算機(jī)技術(shù)的飛速發(fā)展受益于兩個(gè)方面 ? 計(jì)算機(jī)制造技術(shù)的發(fā)展 ? 計(jì)算機(jī)系統(tǒng)結(jié)構(gòu)的創(chuàng)新 3. 經(jīng)歷了四個(gè)發(fā)展過(guò)程 計(jì)算機(jī)系統(tǒng)結(jié)構(gòu)的基本概念 9/101 ▲ 時(shí) 間 原 因 每年的性能增長(zhǎng) 1946年起的 25年 兩種因素都起著主要的作用 25% 20世紀(jì) 70年代末 ～ 80年代初 大規(guī)模集成電路和微處理器 出現(xiàn) ,以集成電路為代表的制 造技術(shù)的發(fā)展 約 35% 80年代中開(kāi)始 RISC結(jié)構(gòu)的出現(xiàn)，系統(tǒng)結(jié)構(gòu)不斷更新和變革，制造技術(shù)不斷發(fā)展 50%以上 維持了約 16年 2022年以來(lái) 3個(gè)（見(jiàn)下頁(yè)） 約 30% 計(jì)算機(jī)系統(tǒng)結(jié)構(gòu)的基本概念 10/101 ▲ 10 [from Kurzweil] ? Major Technology Generations Bipolar nMOS CMOS pMOS Relays Vacuum Tubes Electromechanical 11/101 ▲ 11 11 01 0 01 0 0 01 0 0 0 01 9 7 8 1 9 8 0 1 9 8 2 1 9 8 4 1 9 8 6 1 9 8 8 1 9 9 0 1 9 9 2 1 9 9 4 1 9 9 6 1 9 9 8 2 0 0 0 2 0 0 2 2 0 0 4 2 0 0 6Performance (vs. VAX11/780) 2 5 % /y e a r5 2 % /y e a r? ? % /y e a rUniprocessor Performance ? VAX : 25%/year 1978 to 1986 ? RISC + x86: 52%/year 1986 to 2022 ? RISC + x86: ??%/year 2022 to present From Hennessy and Patterson, Computer Architecture: A Quantitative Approach, 4th edition, October, 2022 12/101 ▲ 計(jì)算機(jī)系統(tǒng)結(jié)構(gòu)的基本概念 ?功耗大問(wèn)題； ? 可以進(jìn)一步有效地開(kāi)發(fā)的指令級(jí)并行性已經(jīng)很少； ? 存儲(chǔ)器訪問(wèn)速度的提高緩慢。 13/101 ▲ Computer Architecture Topics Instruction Set Architecture Pipelining, Hazard Resolution, Superscalar, Reordering, Prediction, Speculation, Vector, Dynamic Compilation Addressing, Protection, Exception Handling L1 Cache L2 Cache DRAM Disks, WORM, Tape Coherence, Bandwidth, Latency Emerging Technologies Interleaving Bus protocols RAID VLSI Input/Output and Storage Memory Hierarchy Pipelining and Instruction Level Parallelism Network Communication Other Processors 14/101 ▲ Computer Architecture Topics M Interconnection Network S P M P M P M P 176。 176。 計(jì)算機(jī)系統(tǒng)結(jié)構(gòu)在計(jì)算機(jī)的發(fā)展中有著極其重要的作用。 3. 從計(jì)算機(jī)語(yǔ)言的角度，把計(jì)算機(jī)系統(tǒng)按功能劃分成 多級(jí)層次結(jié)構(gòu) 。 ? 固件 ：具有軟件功能的硬件。 ? 翻譯： 先用轉(zhuǎn)換程序把高一級(jí)機(jī)器上的程序轉(zhuǎn)換為低一級(jí)機(jī)器上等效的程序，然后再在這低一級(jí)機(jī)器上運(yùn)行，實(shí)現(xiàn)程序的功能。執(zhí)行 19/101 ▲ 計(jì)算機(jī)系統(tǒng)結(jié)構(gòu)的基本概念 完后，再去高一級(jí)機(jī)器取下一條語(yǔ)句或指令，再進(jìn)行解釋 執(zhí)行，如此反復(fù)，直到解釋執(zhí)行完整個(gè)程序。 計(jì)算機(jī)系統(tǒng)結(jié)構(gòu)的定義 1. 計(jì)算機(jī)系統(tǒng)結(jié)構(gòu) 的經(jīng)典定義 傳統(tǒng)機(jī)器程序員所看到的計(jì)算機(jī)屬性，即概念性結(jié)構(gòu)與功能特性。 3. 透明性 在計(jì)算機(jī)技術(shù)中，把這種本來(lái)存在的事物或?qū)傩?，但從某種角度看又好像不存在的概念稱為透明性。 計(jì)算機(jī)組成和計(jì)算機(jī)實(shí)現(xiàn) 1. 計(jì)算機(jī)系統(tǒng)結(jié)構(gòu)： 計(jì)算機(jī)系統(tǒng)的軟、硬件的界面 即機(jī)器語(yǔ)言程序員所看到的傳統(tǒng)機(jī)器級(jí)所具有的屬性。 ? 著眼于： 物理機(jī)器級(jí)內(nèi)各事件的排序方式與控制 方式、各部件的功能以及各部件之間的聯(lián)系。 ? 著眼于： 器件技術(shù)（起主導(dǎo)作用）、微組裝技術(shù)。 同一種計(jì)算機(jī)組成又可以采用多種不同的計(jì)算機(jī)實(shí)現(xiàn)。 例如 IBM公司的 IBM370系列， Intel公司的 x86系列等。 ? 指令流 ：計(jì)算機(jī)執(zhí)行的指令序列 ? 數(shù)據(jù)流 ：由指令流調(diào)用的數(shù)據(jù)序列 ? 多倍性 ：在系統(tǒng)最受限的部件上，同時(shí)處于同一執(zhí)行階段的指令或數(shù)據(jù)的最大數(shù)目。 ? 最大并行度： 計(jì)算機(jī)系統(tǒng)在單位時(shí)間內(nèi)能夠處理 的最大的二進(jìn)制位數(shù)。 m n就表示了其最大并行度。 (第一代計(jì)算機(jī)發(fā)展初期的純串行計(jì)算機(jī) ) ? 字串位并 ： n＞ 1， m＝ 1。 ? 字并位串 ： n＝ 1， m＞ 1。 ? 字并位并 ： n＞ 1， m＞ 1。 ? 平均并行度 與最大并行度密切相關(guān)的一個(gè)指標(biāo)。 31/101 ▲ 計(jì)算機(jī)系統(tǒng)結(jié)構(gòu)的基本概念 假設(shè)每個(gè)時(shí)鐘周期內(nèi)能同時(shí)處理的二進(jìn)制位數(shù)為 Pi，則 T個(gè)時(shí)鐘 周期內(nèi)的平均并行度為： 系統(tǒng)在 T個(gè)時(shí)鐘周期內(nèi)的 平均利用率 定義為： TPPTiia??? 1mTiimaTPPPP ???? 1?32/101 ▲ 計(jì)算機(jī)系統(tǒng)結(jié)構(gòu)的基本概念 3. Handler分類法 ? 根據(jù)并行度和流水線對(duì)計(jì)算機(jī)進(jìn)行分類。字長(zhǎng)為 64位，可以實(shí)現(xiàn) 1～ 14位流水線處理。 ? 優(yōu)化 是指分配更多的資源、達(dá)到更高的性能或 者分配更多的電能等。 系統(tǒng)性能加速比： 加速比＝ 系統(tǒng)性能 改進(jìn)后 系統(tǒng)性能 改進(jìn)前 總執(zhí)行時(shí)間 改進(jìn)前 總執(zhí)行時(shí)間 改進(jìn)后 ＝ 36/101 ▲ 計(jì)算機(jī)系統(tǒng)的設(shè)計(jì) ? 加速比依賴于兩個(gè)因素 ? 可改進(jìn)比例 （ Fe） ： 在改進(jìn)前的系統(tǒng)中，可改進(jìn)部分的執(zhí)行時(shí)間在總的執(zhí)行時(shí)間中所占的比例。 例如： 一個(gè)需運(yùn)行 60秒的程序中有 20秒的運(yùn)算可以加速， 那么這個(gè)比例就是 20/60。它是改進(jìn)前所需的執(zhí)行時(shí)間與改進(jìn)后執(zhí)行時(shí)間的比。 例如： 若系統(tǒng)改進(jìn)后，