tft液晶顯示屏控制器的設(shè)計(jì)-展示頁(yè)
2025-07-16 12:07本頁(yè)面
【正文】 lon Bus DMA Master負(fù)責(zé)按照控制模塊的指令，讀取SDRAM中的數(shù)據(jù)，并寫入到FIFO中。reset_n為復(fù)位信號(hào)，低電平有效，復(fù)位后，LCD控制器應(yīng)該處于一個(gè)設(shè)定好的狀態(tài)。b11: frameLength = slave_writedata。b10: startAddress = slave_writedata。b01: statusReg = slave_writedata。b00: controlReg = slave_writedata。amp。 frameLength = 0。// statusReg = 0。為滿足此時(shí)序，從設(shè)備接口在第二個(gè)clk上升沿檢測(cè)address、write、chipselect信號(hào)是否有效，若有效，則將數(shù)據(jù)口上的數(shù)據(jù)writedata寫入到內(nèi)部寄存器。 endcase endend寫時(shí)序：圖4如圖4所示，寫操作也在一個(gè)時(shí)鐘周期內(nèi)完成。 239。 239。 239。 ~slave_read_n) begin case(slave_address) 239。 end else if(slave_chipselect amp。為滿足此時(shí)序，可利用第一個(gè)clk的下降沿來檢測(cè)address、read、chipselect信號(hào)是否有效，如果有效，立即輸出數(shù)據(jù)。根據(jù)設(shè)計(jì)需要，該接口所需要的各信號(hào)為：input: chipselect片選，高電平有效 Write_n寫信號(hào)，低電平有效 Read_n讀信號(hào)，低電平有效 Reset_n復(fù)位，低電平有效 clk系統(tǒng)時(shí)鐘 address[1:0]地址信號(hào) writedata[31:0]寫數(shù)據(jù)output: readdata[31:0]讀數(shù)據(jù) irq_n中斷請(qǐng)求，低電平有效這些信號(hào)均要求滿足Avalon總線的時(shí)序要求：（采用基本時(shí)序）讀時(shí)序：圖3如圖3所示，讀時(shí)序在一個(gè)系統(tǒng)時(shí)鐘周期內(nèi)完成。二、設(shè)計(jì)目標(biāo)：設(shè)計(jì)一個(gè)LCD控制器，該控制器基于Altera的SOPC系統(tǒng)，通過SOPC中的Avalon總線接口與Nios II處理器和SDRAM控制器通信，使之能顯示640*480分辨率，顯示顏色深度達(dá)到16bit，輸出接口兼容TFT LCD。DMA有控制模塊控制其工作。整個(gè)數(shù)據(jù)讀取過程不需要處理器干涉，實(shí)際上是一個(gè)DMA過程。處理器通過Avalon總線接讀寫寄存器，從而完成對(duì)LCD控制器工作狀態(tài)的設(shè)定與控制。LCD Controller工作原理圖2如圖2所示，LCD Controller主要由Avalon 總線接口、寄存器組、控制模塊、DMA、FIFO以及時(shí)序生成模塊組成。以SDRAM時(shí)鐘頻率為100MHz計(jì)算，16bit位寬的SDRAM其數(shù)據(jù)總帶寬為200MByte/s，640*480*2Bytes*60Hz的TFT LCD要占用36MByte/s左右的帶寬，這對(duì)于還要處理其他任務(wù)的處理器來說是很大的影響。由圖1可以看出，作為Slaver的SDRAM Controller分別要受到Processor 和LCD Controller的控制，為了解決總線沖突，Avalon Bus自動(dòng)在有沖突的接口上加入了Arbitrator這樣一個(gè)仲裁模塊，用于合理分配總線時(shí)間,用戶通過改變每個(gè)模塊的權(quán)值來改變對(duì)其分配總線時(shí)間的多少。圖中各模塊由Avalon Bus連接在一起。一．設(shè)計(jì)原理：系統(tǒng)工作原理：圖1如圖1所示，Nios II處理器在SDRAM中開辟framebuffer，可以是單緩沖也可以是雙緩沖，以單緩沖為例。Nios II處理器將一幀圖象數(shù)據(jù)（6404802Bytes，RGB565，16bit）存入framebuffer，然后將framebuffer的首地址寫入到LCD控制器，并啟動(dòng)LCD控制器，該控制器自動(dòng)從傳來的首地址處開始讀取圖象數(shù)據(jù)，并按照TFT的格式輸出。Avalon Bus是一種簡(jiǎn)單的總線結(jié)構(gòu)，在SOPC中，Nios II軟核處理器和各種外設(shè)都通過Avalon Bus連接在一起。在這個(gè)系統(tǒng)中，SDRAM Controller處的沖突是影響整個(gè)系統(tǒng)性能的關(guān)鍵。解決的辦法是另外增加一塊SDRAM，專門用作Frame buffer，這樣就可以有效減少對(duì)系統(tǒng)總線帶寬的占用。每個(gè)寄存器獨(dú)立編址，處理器可以通過總線讀寫存儲(chǔ)器的方式來訪問。控制器啟動(dòng)后，DMA Master通過avalon總線讀取SDRAM中的數(shù)據(jù)，然后存入FIFO中，時(shí)序生
環(huán)評(píng)公示相關(guān)推薦
鄂ICP備17016276號(hào)-1