課程設(shè)計(jì)論文-基于vhdl的hdb3編譯碼器的設(shè)計(jì)-展示頁
2024-11-19 20:32本頁面
【正文】 功能是保證附加“ V”符號后的序列不破壞“極性交替反轉(zhuǎn)”造成的無直流特性，即當(dāng)相鄰“ V”符號之間有偶數(shù)個(gè)非 0 符號的時(shí)候，把后一小段的第 1個(gè)“ 0”變換成一個(gè)非破壞符號 —— “ B”符號。 插“ V”符號的設(shè)計(jì)思想很簡單：首先判斷輸入的代碼是什么（用一個(gè)條件語句判斷），如果輸入的是“ 0”碼，則接著判斷這是第幾個(gè)“ 0”碼，則把這一位碼元變換成為“ V”碼。 插 “ V” 插 “ B” 極性轉(zhuǎn)換 （ 1）插“ V”模塊的實(shí)現(xiàn) 1)、插“ V”模塊的建模 插“ V”模塊的功能實(shí)際上就是對消息代碼里的四連 0 串的檢測即當(dāng)出現(xiàn)四個(gè)連 0 串的時(shí)候，把第四個(gè)“ 0”變換成為符號“ V”（“ V”可以是邏輯“ 1” —— 高電平），而在其他情況下，則保持消息代碼的原樣輸出。其編碼模型如圖 1 所示： 消息碼 HDB3 碼 圖 31 HDB3 編碼實(shí)現(xiàn)流程 整個(gè) HDB3 編碼器包含 3 個(gè)功能部分：插“ V”、插“ B”和單極性碼轉(zhuǎn)變成雙極性碼。 HDB3 編碼器的設(shè)計(jì)過程 在 HDB3 碼的 VHDL 建模思想是在消息代碼的基礎(chǔ)上，依據(jù) HDB3 編碼規(guī)則進(jìn)行插人 “V”符號和 “B”符號的操作，且用 2 位二進(jìn)制代碼分別表示。也可以人為地加入一個(gè)標(biāo)識符（其最終目的也是選擇輸出“ 1”的極性）。解決的方法是利用了雙相碼，將其用二進(jìn)制碼去取代。 另外，如何準(zhǔn)確識別電路中的“ 1”、“ V”和“ B”。最后實(shí)現(xiàn)單極性變雙極性的信號輸出。但在實(shí)際的電路中，可以考慮用寄存器的方法，首先把信碼寄存在寄存器里，同時(shí)設(shè)置一個(gè)計(jì)數(shù)器計(jì)數(shù)兩個(gè)“ V”之間“ 1”的個(gè)數(shù)，經(jīng)過 4 個(gè)碼元時(shí)間后，由一個(gè)判偶電路來給寄存器發(fā)送是否插“ B”的判決信號，從而實(shí)現(xiàn)插“ B”功能。 HDB3 編碼器實(shí)現(xiàn)的基本原理 從編碼規(guī)則來分析，這個(gè)設(shè)計(jì)的難點(diǎn)之一是如何判決是否應(yīng)該插“ B”，因?yàn)檫@涉及到由現(xiàn)在事件的狀態(tài)決定過去事件狀態(tài)的問題。從其編碼原理可知，每一個(gè)破壞符號 V總是與前一非 0 符號同極性，因此，從收到的 HDB3碼序列中，容易識別 V符號，同時(shí)也肯定 V符號及其前面的 3 個(gè)符號必是連 0符號，于是可恢復(fù)成 4 個(gè)連 0 碼，然后再將所有的 1 變成 +1 后變得到原消息代碼。 HDB3 碼的特點(diǎn)如下： （ 1） 基帶信號無直流成分，且只有很小的低頻成分； （ 2） 連 0 串符號最多只有 3 個(gè)，利于定時(shí)信息的提?。? （ 3） 不受信源統(tǒng)計(jì)特性的影響。 圖 11 可編程邏輯器件的一般設(shè)計(jì)流程 2 HDB3 碼介紹 HDB3 碼的編 /譯碼規(guī)則 HDB3 碼的編碼規(guī)則： （ 1） 將消息代碼變換成 AMI 碼； （ 2） 檢查 AMI 碼中的連 0 情況，當(dāng)無 4 個(gè)以上的連 0 傳時(shí)，則保持 AMI 的形式不變；若出現(xiàn) 4 個(gè)或 4 個(gè)以上連 0 時(shí)，則將 1 后的第 4 個(gè) 0 變?yōu)榕c前一非 0 符號（ +1 或 1）同極性的符號，用 V表示（ +1 記為 +V， 1 記為 V （ 3） 檢查相鄰 V符號間的非 0 符號的個(gè)數(shù)是否為偶數(shù)，若為偶數(shù)，則再將當(dāng)前的 V符號的前一非 0 符號后的第 1 個(gè) 0 變?yōu)?+B 或 B 符號，且 B 的極性與前一非 0 符號的極性相反，并使后面的非 0 符號從 V符號開始再交替變化。 基于 VHDL 的 HDB3 編譯碼器的設(shè)計(jì) 專業(yè)： 通信工程 班級： 姓名： 學(xué)號： 指導(dǎo)老師： 設(shè)計(jì)時(shí)間： 2020/12/72020/12/21 基于 VHDL 的 HDB3 編譯碼器的設(shè)計(jì)方案 1 設(shè)計(jì)流程 可編程邏輯器件的一般設(shè)計(jì)流程 可編程邏輯器件的設(shè)計(jì)過程是利用 EDA 開發(fā)軟件和編程工具對器件進(jìn)行開發(fā)的過程?？删幊踢壿嬈骷囊话阍O(shè)計(jì)流程如圖 11 所示，包括設(shè)計(jì)準(zhǔn)備，設(shè)計(jì)輸入，功能仿真，設(shè)計(jì)處理，時(shí)序仿真和器件編程及測試等七個(gè)步驟。 舉例如下： 代碼 1 0 1 0 1 1 0 0 0 0 0 1 1 0 0 0 0 1 HDB3 碼 +1 0 1 0 +1 1 0 0 0 1 0 +1 1 +1 0 0 +1 1 V、 B V +B +V HDB3 碼的特點(diǎn)如下： （ 1） 基帶信號無直流成分，且只有很小的低頻成分； （ 2） 連 0 串符號最多只有 3 個(gè)，利于定時(shí)信息的提??； （ 3） 不受信源統(tǒng)計(jì)特性的影響。 HDB3 碼的譯碼規(guī)則 ： HDB3 碼的譯碼是編碼的逆過程，其譯碼相對于編碼較簡單。 舉例如下： HDB3 碼 +1 0 1 0 +1 1 0 0 0 1 0 +1 1 +1 0 0 +1 1 V符號
畢業(yè)設(shè)計(jì)相關(guān)推薦
鄂ICP備17016276號-1