【正文】 A輸出的階梯波S(t)進(jìn)行頻譜分析，可知S(t)中除主頻外，還存在分布在，2......兩邊處的非諧波分量，幅值包絡(luò)為辛格函數(shù)。正弦幅度量化序列S(n)經(jīng)D/A轉(zhuǎn)換后變成了包絡(luò)為正弦波的階梯波S(t)。N位尋址ROM相當(dāng)于把~的正弦信號(hào)離散成具有個(gè)樣值的幅度以D位二進(jìn)制數(shù)值固化ROM中，按照地址的不同可以輸出相應(yīng)相位的正弦信號(hào)的幅值。由于波形存儲(chǔ)器中的不同波形是分塊存儲(chǔ)的，所以當(dāng)波形控制字改變時(shí)，波形存儲(chǔ)器的輸入為改變相位后的地址與波形控制字W（波形地址）之和，從而使最后輸出的信號(hào)產(chǎn)生相移。令相位加法器的字長(zhǎng)為N，當(dāng)相位控制字由0躍變到P（P0）時(shí)，波形存儲(chǔ)器的輸入為相位累加器的輸出與相位控制字P之和，因而其輸出的幅度編碼相位會(huì)增加，從而使最后輸出的信號(hào)產(chǎn)生相移。當(dāng)相位累加器加滿量時(shí)就會(huì)產(chǎn)生一次溢出，完成一個(gè)周期的動(dòng)作。寄存器將加法器在上一個(gè)時(shí)鐘作用后所產(chǎn)生的相位數(shù)據(jù)反饋到加法器的輸入端；以加法器在下一個(gè)時(shí)鐘作用下繼續(xù)與頻率控制字進(jìn)行相加。(2)累加器相位累加器由N位加法器與N位寄存器級(jí)聯(lián)構(gòu)成。因此，只要N足夠大DDS可以得到很細(xì)的頻率間隔。DDS方程： ，為輸出頻率，為頻率時(shí)鐘。相位累加器在時(shí)鐘的控制下以步長(zhǎng)K作累加，輸出的N位二進(jìn)制碼與相位控制字P、波形控制字W相加后作為波形ROM的地址，對(duì)波形ROM進(jìn)行尋址，波形ROM輸出D位的幅度S(n)經(jīng)D/A轉(zhuǎn)換器變成階梯波S(t)，再經(jīng)過低通濾波器平滑后就可以得到合成的信號(hào)波形，合成的信號(hào)波形形狀取決于波形ROM存放的幅度碼，因此用DDS可以生成任意波形。一個(gè)數(shù)字頻率合成器由相位累加器、加法器、波形存儲(chǔ)ROM、D/A轉(zhuǎn)換器和低通濾波器（LPF）構(gòu)成。信號(hào)生成主要由FPGA部分實(shí)現(xiàn)，F(xiàn)PGA部分主要包括相位累加器和波形查找表（波形查找表由FPGA外部的存儲(chǔ)器實(shí)現(xiàn)）。故以MCU為核心的實(shí)現(xiàn)方案難以產(chǎn)生高頻波形。此方案的優(yōu)點(diǎn)是硬件電路簡(jiǎn)單，所用器件少，可相對(duì)容易地產(chǎn)生各種波形，在低頻區(qū)基本上能實(shí)現(xiàn)所要求的功能；缺點(diǎn)是控制較復(fù)雜，精度不易滿足，生成波形的頻率范圍小，特別是難以生成高頻波形。波形生成程序生成正弦波信號(hào)在一個(gè)周期內(nèi)的波形數(shù)據(jù)，這些數(shù)據(jù)循環(huán)輸出至D/A轉(zhuǎn)換器，通過在輸出數(shù)據(jù)指令之間插入NOP指令實(shí)現(xiàn)對(duì)頻率的控制。(7)集成運(yùn)算放大器的選擇集成運(yùn)算放大器作為振蕩電路的放大器，起放大作用，它是整個(gè)振蕩電路的基礎(chǔ)。通常選幾千歐，選定后的阻值便可以初步確定，的調(diào)節(jié)范圍應(yīng)保證達(dá)到所需的值。②為了保證上下振幅對(duì)稱，兩個(gè)穩(wěn)幅二極管特性參數(shù)必須匹配。當(dāng)振幅大時(shí)，減小，負(fù)反饋增強(qiáng)，限制振幅繼續(xù)增長(zhǎng)；反之振幅減小時(shí)加大，負(fù)反饋減弱，防止振幅繼續(xù)減小，從而達(dá)到穩(wěn)幅的目的。因此，一般在振蕩器的負(fù)反饋支路中加入自動(dòng)穩(wěn)幅電路，根據(jù)振蕩幅度的變化自動(dòng)改變負(fù)反饋的強(qiáng)弱，達(dá)到穩(wěn)幅效果。注意，和的最佳數(shù)值還是要通過實(shí)驗(yàn)調(diào)整來確定。(4)選擇電阻和 電阻和可根據(jù)式()來確定，通常取=，這樣既能保證起振，又不致引起嚴(yán)重的波形失真。(3)計(jì)算R和C的值 由式()可計(jì)算出電容值，初選R的值由式()算出C的值再復(fù)算R值。(2)選擇RC參數(shù)的主要依據(jù)和條件①因?yàn)镽C橋式振蕩器的振蕩頻率是由RC網(wǎng)絡(luò)決定的，所以選擇RC的值時(shí)應(yīng)該把已知振蕩頻率作為主要依據(jù)。(1)電路的正振蕩頻率和起振條件，令，則該電路的振蕩頻率由式()決定。1 波形發(fā)生器 基于模擬電路的波形發(fā)生器設(shè)計(jì)方案正弦波振蕩電路是用來產(chǎn)生一定頻率和幅度的正弦波信號(hào)。例如，它能模擬編碼雷達(dá)信號(hào)、潛水艇特征信號(hào)、磁盤數(shù)據(jù)信號(hào)、機(jī)械振動(dòng)瞬變過程、電視信號(hào)以及神經(jīng)脈沖之類的波形，也能重演由數(shù)字示波器捕獲的波形等。因此只要改變FPGA中查找表數(shù)據(jù)就可以產(chǎn)生任意波形，因此該研究方法可以產(chǎn)生任意波形。但由于微處理器的速度限制，這種方式的波形發(fā)生器分辨率較低，頻率切換速度較慢。它擴(kuò)展了波形發(fā)生器的功能，產(chǎn)生的波形也比以往復(fù)雜。但是采用這種技術(shù)的波形發(fā)生器電路結(jié)構(gòu)復(fù)雜、體積龐大、穩(wěn)定度和準(zhǔn)確度較差，而且僅能產(chǎn)生正弦波、方波、三角波等幾種簡(jiǎn)單波形，難以產(chǎn)生較為復(fù)雜的波形信號(hào)。傳統(tǒng)的信號(hào)發(fā)生器采用模擬電子技術(shù)，由分立元件構(gòu)成振蕩電路和整形電路，產(chǎn)生各種波形。 前 言波形發(fā)生器是一種常用的信號(hào)源，廣泛用于科學(xué)研究、生產(chǎn)實(shí)踐和教學(xué)實(shí)踐等領(lǐng)域。如設(shè)計(jì)和測(cè)試、汽車制造、生物醫(yī)藥、傳感器仿真、制造模型等。它在電子信息、通信、工業(yè)等領(lǐng)域曾發(fā)揮了很大的作用。隨著微處理器性能的提高，出現(xiàn)了由微處理器、D/A以及相關(guān)硬件、軟件構(gòu)成的波形發(fā)生器。實(shí)質(zhì)上它采用了軟件控制，利用微處理器控制D/A,就可以得到各種簡(jiǎn)單波形。從2007年2月到2007年4月，在系統(tǒng)研究國內(nèi)外波形發(fā)生器的基礎(chǔ)上提出了基于Matlab和FPGA技術(shù)的波形發(fā)生器，在FPGA內(nèi)開辟高速存儲(chǔ)器ROM做查詢表，通過Matlab獲得波形數(shù)據(jù)存入ROM中，波形數(shù)據(jù)不斷地，有序地從ROM中送到高速D/A轉(zhuǎn)換器對(duì)存儲(chǔ)器的波形數(shù)據(jù)進(jìn)行轉(zhuǎn)換。隨著我國四個(gè)現(xiàn)代化和經(jīng)濟(jì)發(fā)展，我國在科技和生產(chǎn)各領(lǐng)域都取得了飛速的發(fā)展和進(jìn)步，同時(shí)這也對(duì)相應(yīng)的測(cè)試儀器和測(cè)試手段提出了更高的要求，而波形發(fā)生器已成為測(cè)試儀器中至關(guān)重要的一類，因此在國內(nèi)發(fā)展波形發(fā)生器具有重大意義和實(shí)際價(jià)值。在本次設(shè)計(jì)中，我通過Matlab獲取了波形數(shù)據(jù)，在FPGA中開辟了ROM區(qū)域，在MaxplusⅡ開發(fā)平臺(tái)上，實(shí)現(xiàn)了電路的VHDL硬件描述和仿真，電路功能在EDA平臺(tái)上得到了驗(yàn)證，但由于我的能力和水平有限，論文中肯定會(huì)有不妥之處和錯(cuò)誤，懇請(qǐng)老師和同學(xué)提出批評(píng)和改進(jìn)意見，在此表示由衷的感謝。 RC橋式正弦波振蕩器適當(dāng)調(diào)整反饋電阻值，使電路產(chǎn)生振蕩，輸出波形為穩(wěn)定的不失真的正弦波。 ()起振條件由式()決定： ()， ，表示限幅二極管導(dǎo)通時(shí)的動(dòng)態(tài)電阻。②為了使選頻網(wǎng)絡(luò)的特性不受集成運(yùn)算放大器輸入和輸出的電阻的影響，選擇R時(shí)還應(yīng)該考慮下列條件：式中，是集成運(yùn)算放大器同相端輸入電阻；是集成運(yùn)算放大器的輸出電阻。 ()實(shí)際應(yīng)用中，要注意選用穩(wěn)定性好的電阻和電容。為了減小運(yùn)算放大器輸入失調(diào)電流及其漂移的影響，應(yīng)盡量滿足的條件。(5)穩(wěn)幅電路的作用及參數(shù)選擇 由于元件誤差，溫度等外界因數(shù)的影響，振蕩器往往達(dá)不到理論設(shè)計(jì)的效果。正向?qū)娮枧c并聯(lián)。穩(wěn)幅二極管的選擇應(yīng)注意以下兩點(diǎn)：①為了提高電路的溫度穩(wěn)定性，應(yīng)盡量選用硅管。(6)電阻、值的確定二極管的正向電阻與并聯(lián)電阻值差不多時(shí)，穩(wěn)幅特性和改善波形失真都有較好的效果。因?yàn)椋? ()取=所以： ()但是，與的最佳數(shù)值仍要通過實(shí)驗(yàn)調(diào)整來確定。選擇集成運(yùn)算放大器時(shí)，除希望輸入電阻較高和輸出電阻較低，最主要的是要選擇其增益帶寬積滿足下列關(guān)系： () 基于MCU的波形發(fā)生器設(shè)計(jì)方案波形的生成及對(duì)頻率和相位的控制均由單片機(jī)編程實(shí)現(xiàn)。 以MCU為核心的設(shè)計(jì)方案原理框圖此方法產(chǎn)生的信號(hào)頻率范圍、步進(jìn)值取決于所采用的每個(gè)周期的輸出點(diǎn)數(shù)及單片機(jī)執(zhí)行指令的時(shí)間（與單片機(jī)的結(jié)構(gòu)及選用的晶體振蕩器等有關(guān)）。例如，對(duì)輸出信號(hào)頻率而言，因?yàn)橐葡喾直媛蕿?，則一個(gè)周期至少要采樣360個(gè)點(diǎn)，即MCU發(fā)送波形幅度數(shù)據(jù)的速度，即則前后發(fā)送2個(gè)波形幅度數(shù)據(jù)的時(shí)間間隔，但是MCU的指令執(zhí)行周期一般有幾個(gè)μs，從而MCU發(fā)送信號(hào)一個(gè)周期的波形數(shù)據(jù)一般要幾十個(gè)μs。 基于MCU與FPGA相結(jié)合的波形發(fā)生器設(shè)計(jì)方案該方案采用DDS（Direct Digital Synthesis，直接數(shù)字頻率合成）技術(shù)產(chǎn)生數(shù)字式移相正弦波信號(hào)。DDS技術(shù)將輸出波形的一個(gè)完整周期的幅度值都順序地存放在波形存儲(chǔ)器中，通過控制相位增量產(chǎn)生頻率、相位可控的波形。其中K為頻率控制字、P為相位控制字、W為波形控制字、參考時(shí)鐘頻率，N為相位累加器的字長(zhǎng)，D為ROM數(shù)據(jù)位及D/A轉(zhuǎn)換器的字長(zhǎng)。DDS電路的基本組成： 基于DDS技術(shù)設(shè)計(jì)方案原理框圖(1)頻率預(yù)置與調(diào)節(jié)電路K被稱為頻率控制字，也叫相位增量。當(dāng)K=1時(shí)，DDS輸出最低頻率（也即頻率分辨率）為，而DDS的最大輸出頻率由Nyquist采樣定理決定，即，也就是說K的最大值為。要改變DDS的輸出頻率，只要改變頻率控制字K即可。 累加器框圖每來一個(gè)時(shí)鐘脈沖，加法器將頻率控制字K與寄存器輸出的累加相位數(shù)據(jù)相加，再把相加后的結(jié)果送至寄存器的數(shù)據(jù)輸入端。這樣，相位累加器在時(shí)鐘的作用下進(jìn)行相位累加。(3)控制相位的加法器通過改變相位控制字P可以控制輸出信號(hào)的相位參數(shù)。(4)控制波形的加法器通過改變波形控制字W可以控制輸出信號(hào)的波形。(5)波形存儲(chǔ)器有相位累加器輸出的數(shù)據(jù)作為波形存儲(chǔ)器的詳細(xì)地址，進(jìn)行波形的相位—幅值轉(zhuǎn)換，即可在給定的時(shí)間上確定輸出的波形的抽樣幅值。相位—： 相位—幅度變換原理圖(6)D/A轉(zhuǎn)換器D/A轉(zhuǎn)換器的作用是把合成的正弦波數(shù)字量轉(zhuǎn)換成模擬量。需要注意的是，頻率合成器對(duì)D/A轉(zhuǎn)換器的分辨率有一定的要求，D/A轉(zhuǎn)換器的分辨率越高，合成的正弦波S(t)臺(tái)階數(shù)就越多，輸出的波形的精度也就越高。因此，為了取出主頻，必須在D/A轉(zhuǎn)換器的輸出端接入截止頻率為的低通濾波器。①生成正弦波波形查找表Matlab是一套功能十分強(qiáng)大的工程計(jì)算及數(shù)值計(jì)算分析軟件。Matlab最大的特點(diǎn)是簡(jiǎn)單和直接，它主要有如下特點(diǎn)：編寫簡(jiǎn)單，編程效率高，簡(jiǎn)單易懂；能在同一界面上進(jìn)行靈活操作，用戶使用方便；Matlab語言有豐富的庫函數(shù)，進(jìn)行數(shù)學(xué)運(yùn)算時(shí)可以在直接調(diào)用，擴(kuò)充能力強(qiáng)，交互性好；高效方便的矩陣個(gè)數(shù)組運(yùn)算；Matlab繪圖十分方便；本設(shè)計(jì)正是基于Matlab軟件生成波形函數(shù),再對(duì)波形進(jìn)行數(shù)據(jù)采集,生成查找表文件，然后作為頭文件包含進(jìn)工程。數(shù)組的大小可以根據(jù)實(shí)際情況確定，如果需要波形持續(xù)時(shí)間教長(zhǎng)則數(shù)組長(zhǎng)一些。每次生成新波形時(shí)必須把次緩存清零。波形發(fā)生器可以被看成是數(shù)字波形合成器。波形轉(zhuǎn)換速度是由控制地址發(fā)生器的時(shí)鐘控制的。地址發(fā)生器是指波形發(fā)生器的波形輸出機(jī)制。最簡(jiǎn)單的地址發(fā)生器就是計(jì)數(shù)器。如果把計(jì)數(shù)器的輸出作為ROM的地址輸入，那么波形就會(huì)連續(xù)的輸出了。這種以計(jì)數(shù)器為基礎(chǔ)的地址發(fā)生器結(jié)構(gòu)簡(jiǎn)單，缺點(diǎn)就是整個(gè)波形ROM的內(nèi)容都必須連續(xù)輸出。它允許計(jì)數(shù)器在任何地址處開始或終止，輸出頻率可用式()表示:=(結(jié)束地址起始地址) ()公式中為時(shí)鐘頻率，這里假定計(jì)數(shù)器是逐個(gè)遞增的，因此ROM的每一個(gè)點(diǎn)都可以訪問到。經(jīng)D/A轉(zhuǎn)換的電流信號(hào)通過集成運(yùn)放電路轉(zhuǎn)換成電壓信號(hào)，再通過低通濾波電路濾除高頻分量，最后可在示波器上觀察到連續(xù)、平滑的波形。缺點(diǎn)是生成的波形單一，幅度和頻率固定，這種電路生成的正弦波信號(hào)越來越不能滿足生產(chǎn)實(shí)踐的需要，已經(jīng)逐漸被淘汰?；贛CU與FPGA結(jié)合的波形發(fā)生器設(shè)計(jì)方案利用單片機(jī)作為控制芯片，由MCU產(chǎn)生頻率控制字和相位控制字并送給FPGA。且輸出信號(hào)頻率切換時(shí)間短，輸出信號(hào)頻率穩(wěn)定度高，輸出信號(hào)的頻率和相位可以快速程控切換，輸出相位可連續(xù)改變，可編程以及靈活性大?；贛atlab與FPGA結(jié)合的波形發(fā)生器設(shè)計(jì)方案綜合了采用MCU與FPGA結(jié)合的技術(shù)的方案的所有優(yōu)點(diǎn)，而且此方案用軟件來實(shí)現(xiàn)采用MCU與FPGA結(jié)合的技術(shù)方案中用硬件實(shí)現(xiàn)的功能，具有簡(jiǎn)單易操作的優(yōu)點(diǎn)也大大的降低了成本。2 電路設(shè)計(jì) 電路原理波形發(fā)生電路主要由時(shí)鐘電路、FPGA控制電路、D/A轉(zhuǎn)換電路、集成運(yùn)放、低通濾波電路五部分組成。D/A轉(zhuǎn)換器主要采用8位一體的DAC0832，由于輸出波形的頻率上限與DA轉(zhuǎn)換器件的轉(zhuǎn)換速度有很重要的關(guān)系，轉(zhuǎn)換的速度由D/A轉(zhuǎn)換周期為1μs所決定，輸入電壓為+5V。 單元電路設(shè)計(jì) D/A轉(zhuǎn)換電路設(shè)計(jì)(1)D/A轉(zhuǎn)換電路DAC0832可編程數(shù)模轉(zhuǎn)換器是一種常用的電流輸出型的8位數(shù)模轉(zhuǎn)換電路，本次設(shè)計(jì)采用這種D/A轉(zhuǎn)換器。為了保證穩(wěn)幅輸出，選用了TL0821構(gòu)成穩(wěn)幅電路，TL0821是一款低功耗、高速、寬帶運(yùn)算放大器，具有很強(qiáng)的大電流驅(qū)動(dòng)能力。(2)D/A轉(zhuǎn)換原理設(shè)計(jì)采用DAC0832可編程轉(zhuǎn)換器，與DAC0809模數(shù)轉(zhuǎn)換器的100s模數(shù)轉(zhuǎn)換速度相比，DAC0832數(shù)模轉(zhuǎn)換器的輸出電流建立時(shí)間只需1s。；DAC0832的內(nèi)部由三部分組成：8位輸入寄存器用于存放CPU送來的數(shù)字量，使輸出數(shù)字量得到緩沖和鎖存，由加以控制。8位D/A轉(zhuǎn)換電路由8位T形電阻網(wǎng)和電子開關(guān)組成，電子開關(guān)受“8位DAC寄存器”輸出控制,T形電阻網(wǎng)能輸出和數(shù)字量成正比的模擬電流。“8位輸出寄存器”和“8位DAC寄存器”用以實(shí)現(xiàn)兩次緩沖，這樣可以提高轉(zhuǎn)換速度。采用DAC0832采用20腳雙列直插式封裝，與TTL電平兼容。DAC引腳功能說明如表21所示。用于控制轉(zhuǎn)換時(shí)間，當(dāng)有效時(shí)，在為傳送控制信號(hào)作用下，可將鎖存在輸入寄存器的8位數(shù)據(jù)送到DAC寄存器。表21 DAC引腳功能說明引 腳功 能 說 明為8位數(shù)據(jù)輸入端，是最高位，是最低位為DAC電流輸出1，在構(gòu)成電壓輸出DAC時(shí)此線應(yīng)接運(yùn)算放大器的反相輸入端為DAC電流輸出2，在構(gòu)成電壓輸出DAC時(shí)此線應(yīng)和運(yùn)算放大器的同相輸入端同接模擬地為反饋電阻引出端，在構(gòu)成電壓輸出DAC時(shí)此端應(yīng)接運(yùn)算放大器的輸出端為基準(zhǔn)電壓輸入端，通過該引腳將外部的高精度電壓源與片內(nèi)的R－2R電阻網(wǎng)絡(luò)相連，其電壓范圍為－10～＋10V為電源輸入端，電源電壓范圍＋5～＋15V為模擬地，整個(gè)電路的模擬地必須與數(shù)字地相連為數(shù)字