【正文】 個(gè)ALE脈沖。 ALE/:當(dāng)訪問(wèn)外部存儲(chǔ)器或數(shù)據(jù)存儲(chǔ)器時(shí)，ALE(地址鎖存允許)輸出脈沖用于鎖存地址的低8位字節(jié)。WDT溢出將使該引腳輸出高電平,設(shè)置SFR AUXR的DISRTO位(地址8EH)可打開(kāi)或關(guān)閉該功能。端口引腳第二功能RXD (串行輸入口)TXD (串行輸出口) (外中斷0) (外中斷1) T0 (定時(shí)/計(jì)數(shù)器0) T1 (定時(shí)/計(jì)數(shù)器1) (外部數(shù)據(jù)存儲(chǔ)器寫(xiě)選通) (外部數(shù)據(jù)存儲(chǔ)器讀選通)表4 P3口引腳第二功能RST：復(fù)位輸入。作輸入口使用時(shí),被外部信號(hào)拉低的P3口將用上拉電阻輸出電流(I)。P3口: P3口是一個(gè)帶有內(nèi)部上拉電阻的雙向8位I/O口, P3口的輸出緩沖級(jí)可驅(qū)動(dòng)(吸收或輸出電流)4個(gè)TTL邏輯門(mén)電路。在訪問(wèn)8位地址的外部數(shù)據(jù)寄存器(例如執(zhí)行MOVXRi指令)時(shí),P2口線上的內(nèi)容(也即特殊功能寄存器(SFR)區(qū)中P2寄存器的內(nèi)容),在整個(gè)訪問(wèn)期間不改變。作輸入口使用時(shí),因?yàn)閮?nèi)部存在上拉電阻,某個(gè)引腳被外部信號(hào)拉低時(shí)會(huì)輸出一個(gè)電流(I)。部分端口還有第二功能,如表3所示:端口引腳第二功能MOSI(用于ISP編程)MISO(用于ISP編程)SCK (用于ISP編程)表3 P1口部分引腳第二功能P2口:P2口是一個(gè)帶有內(nèi)部上拉電阻的8位雙向I/O口, P2口的輸出緩沖級(jí)可驅(qū)動(dòng)(吸收或輸出電流)4個(gè)TTL邏輯門(mén)電路。作輸入口使用時(shí),因?yàn)閮?nèi)部存在上拉電阻,某個(gè)引腳被外部信號(hào)拉低時(shí)會(huì)輸出一個(gè)電流(I)。P1口:P1口是一個(gè)帶內(nèi)部上拉電阻的8位雙向I/O口,P1口的輸出緩沖級(jí)可驅(qū)動(dòng)(吸收或輸出電流)4個(gè)TTL邏輯門(mén)電路。在訪問(wèn)外部數(shù)據(jù)存儲(chǔ)器或程序存儲(chǔ)器時(shí)，這組口線分時(shí)轉(zhuǎn)換地址（低8位）和數(shù)據(jù)總線復(fù)用，在訪問(wèn)期間激活內(nèi)部上拉電阻。作為輸出口用時(shí)，能驅(qū)動(dòng)8個(gè)TTL邏輯門(mén)電路。GND：接地。同時(shí)該芯片還具有PDIP、TQFP和PLCC等三種封裝形式，以適應(yīng)不同產(chǎn)品的需求?？臻e模式下，CPU暫停工作，而RAM、定時(shí)/計(jì)數(shù)器、串行通信口、外中斷系統(tǒng)可繼續(xù)工作。 AT89S51芯片的引腳及特點(diǎn) 圖4 AT89S51引腳圖AT89S51芯片的引腳結(jié)構(gòu)如圖4所示：（1）功能特性概括:AT89S51提供以下標(biāo)準(zhǔn)功能：40個(gè)引腳、4K Bytes Flash片內(nèi)程序存儲(chǔ)器、128 Bytes的隨機(jī)存取數(shù)據(jù)存儲(chǔ)器（RAM）、32個(gè)外部雙向輸入/輸出（I/O）口、5個(gè)中斷優(yōu)先級(jí)2層中斷嵌套中斷、2個(gè)數(shù)據(jù)指針、2個(gè)16位可編程定時(shí)/計(jì)數(shù)器、2個(gè)全雙工串行通信口、看門(mén)狗（WDT）電路、片內(nèi)振蕩器及時(shí)鐘電路。寄存器名命令字取值范圍各位內(nèi)容寫(xiě)操作讀操作76543210秒寄存器 80H81H0059CH10SECSEC分寄存器82H83H0059010MINMIN時(shí)寄存器84H85H0112或002312/24010HRHR日寄存器86H87H0128,29,30,310010DATEDATE月寄存器88H89H011200010MMONTH27周寄存器8AH8BH010700000DAY年寄存器8CH8DH009910YEARYEAR表2 DS1302的日歷、時(shí)鐘寄存器及其控制字 AT89S51簡(jiǎn)介AT89S51[3]美國(guó)ATMEL公司生產(chǎn)的低功耗，高性能CMOS 8位單片機(jī)，片內(nèi)含4K Bytes ISP(Insystem programmable)的可反復(fù)擦寫(xiě)1000次的Flash只讀程序存儲(chǔ)器，器件采用ATMEL公司的高密度、非易失性存儲(chǔ)技術(shù)制造，兼容標(biāo)準(zhǔn)MCS51指令系統(tǒng)及AT89C51引腳結(jié)構(gòu)，芯片內(nèi)集成了通用8位中央處理器和ISP Flash存儲(chǔ)單元。時(shí)鐘突發(fā)寄存器可一次性順序讀寫(xiě)除充電寄存器外的所有寄存器的內(nèi)容。其日歷、時(shí)間寄存器及其控制字見(jiàn)表2。 DS1302的數(shù)據(jù)輸入輸出在控制指令字輸入后的下一個(gè)SCLK時(shí)鐘的上升沿時(shí)數(shù)據(jù)被寫(xiě)入DS1302，數(shù)據(jù)輸入從低位即位0開(kāi)始。上電運(yùn)行時(shí)，在Vcc≥，必須保持低電平。當(dāng)為高電平時(shí)，所有的數(shù)據(jù)傳送被初始化，允許對(duì)DS1302進(jìn)行操作。 DS1302的復(fù)位引腳通過(guò)把輸入驅(qū)動(dòng)置高電平來(lái)啟動(dòng)所有的數(shù)據(jù)傳送。位5至位1指示操作單元的地址。 DS1302引腳功能與內(nèi)部結(jié)構(gòu)DS1302的引腳功能如表1所示，外形及內(nèi)部結(jié)構(gòu)如圖1所示[2]：引腳號(hào)引腳名稱功能1VCC2主電源3XX2振蕩源，外接32768Hz晶振4GND地線5RST復(fù)位/片選線6I/O串行數(shù)據(jù)輸入/輸出端（雙向）7SCLK串行時(shí)鐘輸入端8VCC1后備電源表1 DS1302引腳功能表圖1 DS1302管腳圖及內(nèi)部結(jié)構(gòu)圖 DS1302的控制字DS1302的控制字節(jié)如圖2所示： 7 6 5 4 3 2 1 01RAMA4A3A2A1A0RAM 圖2 DS1302控制字節(jié)的含義控制字節(jié)的最高有效位（位7）必須是邏輯1，如果它為0，則不能把數(shù)據(jù)寫(xiě)入到DS1302中。DS1302內(nèi)部有一個(gè)318的用于臨時(shí)性存放數(shù)據(jù)的RAM寄存器。 DS1302與單片機(jī)的接口使用同步串行通信，僅用3條線與之相連接。2 核心芯片簡(jiǎn)介 DS1302簡(jiǎn)介DS1302[1]是美國(guó)DALLAS公司推出的一種高性能、低功耗、帶RAM的實(shí)時(shí)時(shí)鐘芯片，它可以對(duì)年、月、日、周日、時(shí)、分、秒進(jìn)行計(jì)時(shí)，且具有閏年補(bǔ)償功能，～。這些優(yōu)點(diǎn)解決了目前常用的實(shí)時(shí)時(shí)鐘所無(wú)法解決的問(wèn)題。本設(shè)計(jì)選取串行接口時(shí)鐘芯片DS1302與單片機(jī)同步通信構(gòu)成數(shù)字時(shí)鐘電路。在單片機(jī)構(gòu)成的裝置中，實(shí)時(shí)時(shí)鐘是必不可少的部件?；贒S1302數(shù)字時(shí)鐘電路的設(shè)計(jì)1 引 言從古代的滴漏更鼓到近代的機(jī)械鐘，從電子表到目前的數(shù)字時(shí)鐘，為了準(zhǔn)確的測(cè)量和記錄時(shí)間，人們一直在努力改進(jìn)著計(jì)時(shí)工具。鐘表的數(shù)字化，大力推動(dòng)了計(jì)時(shí)的精確性和可靠性。目前常用的實(shí)時(shí)時(shí)鐘，很多采用單片機(jī)的中斷服務(wù)來(lái)實(shí)現(xiàn)，這種方式一方面需要采用計(jì)數(shù)器，占用硬件資源，另一方面需要設(shè)置中斷、查詢等，同樣耗費(fèi)單片機(jī)的資源，而且某些測(cè)控系統(tǒng)可能不允許；有的則使用并行接口的時(shí)鐘芯片，如MC14681DS12887等，它們雖然能滿足單片機(jī)系統(tǒng)對(duì)實(shí)時(shí)時(shí)鐘的要求，但是這些芯片與單片機(jī)接口復(fù)雜，占用地址、數(shù)據(jù)總線多，芯片體積大，占用空間多，給其它設(shè)計(jì)帶來(lái)諸多不便。其簡(jiǎn)單的三線接口能為單片機(jī)節(jié)省大量資源，DS1302的后背電源及對(duì)后背電源進(jìn)行涓細(xì)電流充電的能力保證電路斷電后仍能保存時(shí)間和數(shù)據(jù)信息等。該時(shí)鐘電路強(qiáng)大的功能和優(yōu)越的性能，在很多領(lǐng)域的應(yīng)用中，尤其是某些自動(dòng)化控制、長(zhǎng)時(shí)間無(wú)人看守的測(cè)控系統(tǒng)等對(duì)時(shí)鐘精確性和可靠性有較高要求的場(chǎng)合，具有很高的使用價(jià)值。時(shí)鐘可工作在24小時(shí)格式或12小時(shí)（AM/PM）格式?？刹捎靡淮蝹魉鸵粋€(gè)字節(jié)或突發(fā)方式一次傳送多個(gè)字節(jié)的時(shí)鐘信號(hào)或RAM數(shù)據(jù)。DS1302是DS1202的升級(jí)產(chǎn)品，與DS1202兼容，但增加了主電源／后背電源雙電源引腳，同時(shí)提供了對(duì)后背電源進(jìn)行涓細(xì)電流充電的能力。位6如果為0，則表示存取日歷時(shí)鐘數(shù)據(jù)，為1表示存取RAM數(shù)據(jù)。最低有效位（位0）如為0表示要進(jìn)行寫(xiě)操作，為1表示進(jìn)行讀操作，控制字節(jié)總是從最低位開(kāi)始輸出。 輸入有兩種功能：首先，接通控制邏輯，允許地址／命令序列送入移位寄存器；其次，提供了終止單字節(jié)或多字節(jié)數(shù)據(jù)的傳送手段。如果在傳送過(guò)程中置為低電平，則會(huì)終止此次數(shù)據(jù)傳送，并且I/O引腳變?yōu)楦咦钁B(tài)。只有在SCLK為低電平時(shí)，才能將RST置為高電平。同樣，在緊跟8位的控制指令字后的下一個(gè)SCLK脈沖的下降沿讀出DS1302的數(shù)據(jù)，讀出數(shù)據(jù)時(shí)從低位0位至高位7，數(shù)據(jù)讀寫(xiě)時(shí)序如圖3所示：圖3 數(shù)據(jù)讀寫(xiě)時(shí)序 DS1302的寄存器DS1302共有12個(gè)寄存器，其中有7個(gè)寄存器與日歷、時(shí)鐘相關(guān)，存放的數(shù)據(jù)位為BCD碼形式。此外，DS1302還有年份寄存器、控制寄存器、充電寄存器、時(shí)鐘突發(fā)寄存器及與RAM相關(guān)的寄存器等。 DS1302與RAM相關(guān)的寄存器分為兩類，一類是單個(gè)RAM單元，共31個(gè)，每個(gè)單元組態(tài)為一個(gè)8位的字節(jié)，其命令控制字為C0HFDH，其中奇數(shù)為讀操作，偶數(shù)為寫(xiě)操作；再一類為突發(fā)方式下的RAM寄存器，此方式下可一次性讀寫(xiě)所有的RAM的31個(gè)字節(jié)，命令控制字為FEH（寫(xiě)）、FFH（讀）。單片機(jī)AT89S51強(qiáng)大的功能可為許多嵌入式控制應(yīng)用系統(tǒng)提供高性價(jià)比的解決方案。此外，AT89S51可降至0Hz的靜態(tài)邏輯操作,并支持兩種軟件可選的節(jié)電工