【正文】 子系統(tǒng)的計(jì)算機(jī)語言，它能描述電子系統(tǒng)的邏輯功能、電路結(jié)構(gòu)和連接方式。適配所選定的目標(biāo)器件（FPGA/CPLD芯片）必須屬于在綜合器中已指定的目標(biāo)器件系列。綜合過程就是將電路的高級(jí)語言描述轉(zhuǎn)換低級(jí)的、可與目標(biāo)器件FPGA/CPLD相映射的網(wǎng)表文件。綜合器在工作前，必須給定所要實(shí)現(xiàn)的硬件結(jié)構(gòu)參數(shù)，它的功能就是將軟件描述與給定的硬件結(jié)構(gòu)用一定的方式聯(lián)系起來。典型的EDA工具中必須包含兩個(gè)特殊的軟件包，即綜合器和適配器。將電子密碼鎖分為以下幾個(gè)模塊：方波生成模塊、消抖同步模塊、密碼鎖邏輯控制模塊和密碼鎖顯示模塊，實(shí)現(xiàn)了以下功能： (1)密碼輸入：每按下一個(gè)鍵，要求在數(shù)碼管上顯示，并依次左移； (2)密碼清除：清除密碼輸入，并將輸入置為”8888”； (3)密碼修改：將當(dāng)前輸入設(shè)為新的密碼； (4)上鎖和開鎖2 設(shè)計(jì)的基礎(chǔ)依據(jù) EDA簡介EDA是電子設(shè)計(jì)自動(dòng)化（Electronic Design Automation）縮寫，是90年代初從CAD（計(jì)算機(jī)輔助設(shè)計(jì)）、CAM（計(jì)算機(jī)輔助制造）、CAT（計(jì)算機(jī)輔助測(cè)試）和CAE（計(jì)算機(jī)輔助工程）的概念發(fā)展而來的。它與傳統(tǒng)鎖具的不同之處在于：它與可編程邏輯器件實(shí)現(xiàn)系統(tǒng)的設(shè)計(jì)，應(yīng)用簡潔清晰的VHDL語言實(shí)現(xiàn)設(shè)計(jì)編程思想，能夠?qū)崿F(xiàn)適時(shí)、智能控制管理功能，特別是在系統(tǒng)的擴(kuò)展上有很好的優(yōu)勢(shì)。因此，為了發(fā)揚(yáng)優(yōu)點(diǎn)、克服弱點(diǎn)，本設(shè)計(jì)采用“任意設(shè)定數(shù)字密碼”技術(shù)使得被授權(quán)人可以根據(jù)自己的需要或喜好設(shè)定密碼，常用常新，在輸入密碼的過程中，當(dāng)用戶鍵入錯(cuò)誤密碼時(shí)，系統(tǒng)就會(huì)報(bào)警，由揚(yáng)聲器發(fā)出5秒報(bào)警聲，當(dāng)連續(xù)三次出現(xiàn)密碼錯(cuò)誤時(shí)，則系統(tǒng)會(huì)長時(shí)間報(bào)警不止，這時(shí)必須按復(fù)位方可停止。但是密碼不能太簡單，太簡單了就容易被他人在鍵盤上試探出來，或者可能被旁觀者窺測(cè)出來，造成保密性不足。這種設(shè)計(jì)移動(dòng)方便。這種電路的特點(diǎn)就是密碼修改只能通過改變電路的連接來實(shí)現(xiàn)，密碼很容易被破解，電路復(fù)雜，故障率高。用電子密碼鎖代替?zhèn)鹘y(tǒng)的機(jī)械式密碼鎖，克服了機(jī)械式密碼鎖密碼量少、安全性能差的缺點(diǎn)。在實(shí)際應(yīng)用中, 由于程序容易跑飛, 系統(tǒng)的可靠性能較差[2]。在該系統(tǒng)的基礎(chǔ)上增加相應(yīng)的輔助設(shè)備可以進(jìn)行電梯控制、車輛進(jìn)出控制，物業(yè)消防監(jiān)控、餐飲收費(fèi)、私家車庫管理等，真正實(shí)現(xiàn)區(qū)域內(nèi)一卡智能管理。它早已超越了單純的門道及鑰匙管理，逐漸發(fā)展成為一套完整的出入管理系統(tǒng)[1]。它是解決重要部門出入口實(shí)現(xiàn)安全防范管理的有效措施，適用各種場(chǎng)合，如銀行、賓館、機(jī)房、軍械庫、機(jī)要室、辦公間、智能化小區(qū)、工廠、家庭等。傳統(tǒng)的機(jī)械鎖由于其構(gòu)造的簡單，失效的事件屢見不鮮，如何實(shí)現(xiàn)保密防盜這一問題變的尤其的突出，密碼鎖以其安全性高、成本低、功耗低、易操作等優(yōu)點(diǎn)受到越來越多人的歡迎。（3）七段數(shù)碼管顯示電路主要將待顯示數(shù)據(jù)的BCD碼轉(zhuǎn)換成數(shù)碼器的七段顯示驅(qū)動(dòng)編碼。（1）密碼鎖輸入電路包括時(shí)序產(chǎn)生電路、鍵盤掃描電路、鍵盤彈跳消除電路、鍵盤譯碼電路等幾個(gè)小的功能電路。用VHDL設(shè)計(jì)電子密碼鎖方案：作為通用電子密碼鎖，主要由 3 個(gè)部分組成：數(shù)字密碼輸入電路、密碼鎖控制電路和密碼鎖顯示電路，作為電子密碼鎖的輸入電路。ACEX 1 K是 Altera 公司著眼于通信、 音頻處理及類似場(chǎng)合的應(yīng)用而推出的 FPGA 器件芯片系列 ,其典型門數(shù)為 10 萬門 ,是當(dāng)今 Altera 多種產(chǎn)品中應(yīng)用前景最好的器件系列之一。而用 V HDL 可以更加快速、 靈活地設(shè)計(jì)出符合各種要求的密碼鎖,優(yōu)于其他設(shè)計(jì)方法 ,使設(shè)計(jì)過程達(dá)到高度自動(dòng)化。1 引言電子密碼鎖的使用體現(xiàn)了人們消費(fèi)水平、 保安意識(shí)和科技水平的提高 ,而且避免了攜帶甚至丟失鑰匙的麻煩。目前設(shè)計(jì)密碼鎖的方法很多 ,例如用傳統(tǒng)的 PCB 板設(shè)計(jì)、 用 PLC 設(shè)計(jì)或者用單片機(jī)設(shè)計(jì)。本設(shè)計(jì)在 Max + plus Ⅱ的環(huán)境中進(jìn)行 ,用 Al2tera 公司 ACEX 1 K系列的 EP1 K30 TC14423 來實(shí)現(xiàn)。EDA 技術(shù)設(shè)計(jì)電子系統(tǒng)具有用軟件的方式設(shè)計(jì)硬件；設(shè)計(jì)過程中可用有關(guān)軟件進(jìn)行各種仿真，系統(tǒng)可現(xiàn)場(chǎng)編程、在線升級(jí)，整個(gè)系統(tǒng)可集成在一個(gè)芯片上等特點(diǎn)；不但設(shè)計(jì)周期短、設(shè)計(jì)成本低，而且將提高產(chǎn)品或設(shè)備的性能，縮小產(chǎn)品體積、提高產(chǎn)品的技術(shù)含量，提高產(chǎn)品的附加值?？晒┻x擇的方案有數(shù)字機(jī)械式鍵盤和觸摸式數(shù)字鍵盤等多種。（2）密碼鎖控制電路包括按鍵數(shù)據(jù)的緩沖存儲(chǔ)電路，密碼的清除、變更、存儲(chǔ)、激活電鎖電路（寄存器清除信號(hào)發(fā)生電路），密碼核對(duì)（數(shù)值比較電路），解鎖電路（開／關(guān)門鎖電路） 等幾個(gè)小的功能電路。 設(shè)計(jì)背景隨著社會(huì)的發(fā)展和人們生活水平的提高，人們的安全意識(shí)也逐步加強(qiáng)。基于VHDL語言的電子密碼鎖是新型現(xiàn)代化安全管理系統(tǒng)，它集微機(jī)自動(dòng)識(shí)別技術(shù)和現(xiàn)代安全管理措施為一體，它涉及電子，機(jī)械，計(jì)算機(jī)技術(shù)，通訊技術(shù)，生物技術(shù)等諸多新技術(shù)。在數(shù)字技術(shù)網(wǎng)絡(luò)技術(shù)飛速發(fā)展的今天，電子密碼鎖技術(shù)得到了迅猛的發(fā)展。它在工作環(huán)境安全、人事考勤管理等行政管理工作中發(fā)揮著巨大的作用。目前使用的電子密碼鎖大部分是基于單片機(jī)技術(shù), 以單片機(jī)為主要器件, 其編碼器與解碼器的生成為軟件方式?；赩HDL語言的電子密碼鎖已經(jīng)是現(xiàn)代生活中經(jīng)常用到的工具之一，用于各類保險(xiǎn)柜、房門、防盜門等等。 設(shè)計(jì)目的電子雜志、報(bào)刊經(jīng)?？怯忻艽a開關(guān)、密碼鎖這樣的電路，大多數(shù)是使用常用的數(shù)字電路，如CD4017，然后通過不同的連接方式實(shí)現(xiàn)密碼控制功能。本制作是針對(duì)這些電路而設(shè)計(jì)的，將以往的以單片機(jī)實(shí)現(xiàn)設(shè)計(jì)改為可編程器件FPGA利用VHDL編程實(shí)現(xiàn)電子密碼鎖的設(shè)計(jì)?；贔PGA的電子密碼鎖具有保密強(qiáng)、靈活性高、適用范圍廣等特點(diǎn)，它在鍵盤上輸入，與打電話差不多，因而易于掌握，其突出優(yōu)點(diǎn)是“密碼”是記在被授權(quán)人腦子里的數(shù)字和字符，既準(zhǔn)確又可靠，不會(huì)丟失（除了忘記），難以被竊（除非自己泄露）。當(dāng)然，密碼又不能太復(fù)雜，太復(fù)雜了可能自己都糊涂了，或者輸入密碼操作成功率低，造成使用不便。本設(shè)計(jì)的電子密碼鎖的特點(diǎn)是：體積小、功耗低、價(jià)格便宜、安全可靠,維護(hù)和升級(jí)都十分方便,具有較好的應(yīng)用前景。本次課程設(shè)計(jì)成功地設(shè)計(jì)了一個(gè)簡單的數(shù)字電子密碼鎖，密碼為 4 位。EDA技術(shù)是以計(jì)算機(jī)為工具，根據(jù)硬件描述語言HDL（ Hardware Description language）完成的設(shè)計(jì)文件，自動(dòng)地完成邏輯編譯、化簡、分割、綜合及優(yōu)化、布局布線、仿真以及對(duì)于特定目標(biāo)芯片的適配編譯和編程下載等工作。綜合器的功能就是將設(shè)計(jì)者在EDA平臺(tái)上完成的針對(duì)某個(gè)系統(tǒng)項(xiàng)目的HDL、原理圖或狀態(tài)圖形描述，針對(duì)給定的硬件系統(tǒng)組件，進(jìn)行編譯、優(yōu)化、轉(zhuǎn)換和綜合，最終獲得我們欲實(shí)現(xiàn)功能的描述文件。也就是說，綜合器是軟件描述與硬件實(shí)現(xiàn)的一座橋梁?！　∵m配器的功能是將由綜合器產(chǎn)生的王表文件配置與指定的目標(biāo)器件中，產(chǎn)生最終的下載文件，如JED文件?！　∮布枋稣Z言HDL是相對(duì)于一般的計(jì)算機(jī)軟件語言，如：C、PASCAL而言的。設(shè)計(jì)者可利用HDL程序來描述所希望的電路系統(tǒng)，規(guī)定器件結(jié)構(gòu)特征和電路的行為方式；然后利用綜合器和適配器將此程序編程能控制FPGA和CPLD內(nèi)部結(jié)構(gòu)，并實(shí)現(xiàn)相應(yīng)邏輯功能的的門級(jí)或更底層的結(jié)構(gòu)網(wǎng)表文件或下載文件。 VHDL VHDL語言簡介目前數(shù)字系統(tǒng)的設(shè)計(jì)可以直接面向用戶需求 ,根據(jù)系統(tǒng)的行為和功能要求 ,自上而下地逐層完成相應(yīng)的描述、綜合、優(yōu)化、仿真與驗(yàn)證 ,直到生成器件 ,實(shí)現(xiàn)電子設(shè)計(jì)自動(dòng)化。VHDL(VHSIC Hardware Description Language)是用來描述從抽象到具體級(jí)別硬件的工業(yè)標(biāo)準(zhǔn)語言 ,它是由美國國防部在 20 世紀(jì) 80 年代開發(fā)的 HDL ,現(xiàn)在已成為 IEEE承認(rèn)的標(biāo)準(zhǔn)硬件描述語言。VHDL 主要用于描述數(shù)字系統(tǒng)的結(jié)構(gòu)、行為和功能 ,其程序結(jié)構(gòu)特點(diǎn)是將一個(gè)電路模塊或一個(gè)系統(tǒng)分成端口和內(nèi)部功能算法實(shí)現(xiàn)兩部分。VHDL 的特點(diǎn)使得電子系統(tǒng)新的設(shè)計(jì)方法——“自頂向下”設(shè)計(jì)方法更加容易實(shí)現(xiàn)[14]。 VHDL語言的特點(diǎn) VHDL語言的優(yōu)點(diǎn)與其他硬件描述語言相比，VHDL語言有如下優(yōu)越之處[15]：（1）VHDL語言支持自上而下（Top　Down）和基于庫（LibraryBase）的設(shè)計(jì)方法，還支持同步電路、異步電路、FPGA以及其他隨機(jī)電路的設(shè)計(jì)；（2）　VHDL語言具有多層次描述系統(tǒng)硬件功能的能力，可以從系統(tǒng)的數(shù)學(xué)模型直到門級(jí)電路，其高層次的行為描述可以與低層次的RTL描述和結(jié)構(gòu)描述混合使用，還可以自定義數(shù)據(jù)　類型，給編程人員帶來較大的自由和方便；（3）VHDL對(duì)設(shè)計(jì)的描述具有相對(duì)獨(dú)立性，設(shè)計(jì)者可以不懂硬件的結(jié)構(gòu)，也不必關(guān)心最終設(shè)計(jì)實(shí)現(xiàn)的目標(biāo)器件是什么；（4）VHDL具有電路仿真與驗(yàn)證功能，可以保證設(shè)計(jì)的正確性，用戶甚至不必編寫如何測(cè)試相量便可以進(jìn)行源代碼級(jí)的調(diào)試，而且設(shè)計(jì)者可以非常方便地比較各種方案之間的可行性及其優(yōu)劣，不需做任何實(shí)際的電路實(shí)驗(yàn)；（5）VHDL語言可以與工藝無關(guān)編程；（6）VHDL語言標(biāo)準(zhǔn)、規(guī)范，易于共享和復(fù)用。具體說明如下：（1）實(shí)體（ENTITY）程序是設(shè)計(jì)的基本模塊和初級(jí)單元,在分層設(shè)計(jì)中,頂層有頂層實(shí)體,.（2）結(jié)構(gòu)體（ARCHITECTURE） 結(jié)構(gòu)體也叫構(gòu)造體,描述了實(shí)體的結(jié)構(gòu)、行為、元件及內(nèi)部連接關(guān)系，也就是說它定義了設(shè)計(jì)實(shí)體的功能，規(guī)定了設(shè)計(jì)實(shí)體的數(shù)據(jù)流程，制定了實(shí)體內(nèi)部元件的連接關(guān)系。（4）程序包（PACKAGE）程序包是經(jīng)常使用的數(shù)據(jù)類型和子程序的集合，可以認(rèn)為是VHDL的工具箱,主要對(duì)程序包中的常量、數(shù)據(jù)類型和子程序進(jìn)行格式描述，類似于C語言中的頭文件。 VHDL語言的應(yīng)用硬件描述語言已成為當(dāng)今以及未來電子設(shè)計(jì)自動(dòng)化(EDA)解決方案的核心，特別是對(duì)于深亞微米復(fù)雜數(shù)字系統(tǒng)的設(shè)計(jì)，硬件描述語言具有獨(dú)特的作用。利用硬件描述語言VHDL，數(shù)字電路系統(tǒng)可從系統(tǒng)行為級(jí)、寄存器傳輸級(jí)和門級(jí)三個(gè)不同層次進(jìn)行設(shè)計(jì)，即上層到下層（從抽象到具體）逐層描述自己的設(shè)計(jì)思想，用一系列分層次的模塊來表示極其復(fù)雜的數(shù)字系統(tǒng)。接著，再用專用集成電路(ASIC)或現(xiàn)場(chǎng)可編程門陣列(FPGA)自動(dòng)布局布線工具，把網(wǎng)表轉(zhuǎn)換為要實(shí)現(xiàn)的具體電路布線結(jié)構(gòu)。據(jù)統(tǒng)計(jì)，目前在美國硅谷約有90%以上的ASIC和FP