八路競賽搶答器課程設(shè)計(jì)-展示頁
2025-07-05 01:19本頁面
【正文】 示模塊程序設(shè)計(jì) 16 延時模塊程序設(shè)計(jì) 17 開始模塊程序設(shè)計(jì) 18 復(fù)位模塊程序設(shè)計(jì) 18 程序清單 19設(shè)計(jì)體會與小結(jié) 22參考文獻(xiàn) 23摘要隨著科學(xué)技術(shù)的不斷發(fā)展，促使人們學(xué)科學(xué)、學(xué)技術(shù)、學(xué)知識的手段多種多樣。搶答器作為一種工具，已經(jīng)廣泛應(yīng)用于各種智力知識競賽場合。本課程設(shè)計(jì)是基于微機(jī)原理與接口技術(shù)的簡單應(yīng)用。該搶答器由主持人通過時間預(yù)設(shè)開關(guān)預(yù)設(shè)供搶答的時間，系統(tǒng)將完成自動倒計(jì)時。 本課題設(shè)計(jì)了一種采用8255芯片和匯編語言制作的多功能搶答器，實(shí)驗(yàn)箱中的開關(guān)區(qū)和數(shù)碼顯示區(qū)共同完成。它除了具有基本的搶答功能之外，和數(shù)顯的功能，當(dāng)搶答開始后，系統(tǒng)會自動倒計(jì)時，并且時間是可以預(yù)設(shè)的，期間有人搶答的話系統(tǒng)會停止計(jì)時，如果期間沒人搶答，系統(tǒng)自動鎖存直到主持人按下復(fù)位鍵。該智能搶答器包括8086最小應(yīng)用系統(tǒng)整體設(shè)計(jì)模塊、鍵盤處理模塊（DOS調(diào)用）、答題計(jì)時模塊、LED數(shù)碼管顯示模塊。2. 8259利用IR0端作為定時到的中斷引入端，IR2端作為開始鍵按下的中斷引入端，IR3端作為清零鍵按下的中斷引入端，IR4端作為暫停鍵按下的中斷引入端。方案二 選用8255，實(shí)驗(yàn)箱鍵盤顯示區(qū)1. 8255作為并行I/O接口,A口接8個搶答開關(guān)，B口顯示區(qū)，C口清零鍵和開始鍵。方案一采用中斷，程序結(jié)構(gòu)化更為清晰，且cpu少了循環(huán)掃描的時間，效率較高。經(jīng)比較采用方案二。如果用彩燈作為顯示功能，則不是很直觀。3）芯片選擇8255作為并行I/0接口，能滿足10個輸入按鍵的輸入功能，聲音系統(tǒng)的輸出，和LED數(shù)碼管的輸出。所以選擇8255芯片。將8255芯片中需要顯示的信息通過B口送入數(shù)碼顯示區(qū)，由數(shù)碼管的亮滅顯示出來。 搶答電路 開始和復(fù)位電路8255芯片的PC0口對應(yīng)開始按鍵，PC3口對應(yīng)復(fù)位按鍵。 開始和復(fù)位電路 總電路。 CS:芯片選擇信號線，當(dāng)這個輸入引腳為低電平時,即/CS=0時,表示芯片被選中，允許8255與CPU進(jìn)行通訊。 RD:讀信號線，當(dāng)這個輸入引腳為低電平時,即/RD=0且/CS=0時,允許8255通過數(shù)據(jù)總線向CPU發(fā)送數(shù)據(jù)或狀態(tài)信息，即CPU從8255讀取信息或數(shù)據(jù)。 D0～D7:三態(tài)雙向數(shù)據(jù)總線，8255與CPU數(shù)據(jù)傳送的通道，當(dāng)CPU 執(zhí)行輸入輸出指令時，通過它實(shí)現(xiàn)8位數(shù)據(jù)的讀/寫操作，控制字和狀態(tài)信息也通過數(shù)據(jù)總線傳送。 PB0～PB7:端口B輸入輸出線，一個8位的I/O鎖存器， 一個8位的輸入輸出緩沖器。端口C可以通過工作方式設(shè)定而分成2個4位的端口， 每個4位的端口包含一個4位的鎖存器，分別與端口A和端口B配合使用，可作為控制信號輸出或狀態(tài)信號輸入端口。 A1,A0:地址選擇線,用來選擇8255的PA口,PB口,PC口和控制寄存器. 當(dāng)A1=0,A0=0時,PA口被選擇。 當(dāng)A1=1,A0=0時,PC口被選擇。8255端口地址如表21所示。 AD15—AD0（Address Data Bus）:地址/數(shù)據(jù)復(fù)用信號輸入/輸出引腳(16個),分時輸出 低16位地址信號及進(jìn)行數(shù)據(jù)信號的輸入/輸出。NMI(NonMaskable Interrupt)、INTR（Interrupt Request）:中斷請求信號輸入引腳(2)，引入中斷源向CPU提出的中斷請求信號，高電平有效，前者為非屏蔽中斷請求，后者為可屏蔽中斷請求信號。CLK/(Clock）：時鐘信號輸入引腳(1)，時鐘信號的方波信號，占空比約為33%，即1/3周期為高電平，2/3周期為底電平，8086/8088的時鐘頻率（又稱為主頻）。8088/8086CPU要求復(fù)位信號至少維持4個時鐘周期才能起到復(fù)位的效果，復(fù)位信號輸入之后，CPU結(jié)束當(dāng)前操作，并對處理器的標(biāo)志寄存器、IP、DS、SS、ES寄存器及指令隊(duì)列進(jìn)行清零操作，而將CS設(shè)置為0FFFFH。該信號是協(xié)調(diào)CPU與內(nèi)存單元或I/O端口之間進(jìn)行信息傳送的聯(lián)絡(luò)信號。MN/MX（Minimum/Maximum Model Control）最小/最大模式設(shè)置信號輸入引腳(1)，該輸入引腳電平的高、低決定了CPU工作在最小模式還是最大模式，當(dāng)該引腳接+5V時，CPU工作于最小模式下，當(dāng)該引腳接地時，CPU工作于最大模式下。分時輸出有效信號，表示高8為數(shù)據(jù)線D15—D8上的數(shù)據(jù)有效和S7 狀態(tài)信號，但S7未定義任何實(shí)際意義。表22 和A0的代碼組合和對應(yīng)的操作A0操作所用數(shù)據(jù)引腳00從偶地址單元開始讀/寫一個字AD15 ~ AD001從奇地址單元或端口讀/寫一個字節(jié)AD15 ~ AD810從偶地址單元或端口讀/寫一個字節(jié)AD7 ~ AD011無效01從奇地址開始讀/寫一個字(在第一個總線周期將低8位數(shù)據(jù)送到AD15 ~AD8，下一個周期將高8位數(shù)據(jù)送到AD7 ~AD0 )AD15 ~ AD010在8088系統(tǒng)中，該引腳為，用來與、一起決定8088芯片當(dāng)前總線周期的讀寫操作，如表23所示。 ALE（Address Lock Enable）:地址鎖存允許輸出信號引腳(1)，高電平有效，CPU通過該引
環(huán)評公示相關(guān)推薦
鄂ICP備17016276號-1