【正文】 理器的寄存器r14代表（ B ）（A）通用寄存器 （B）鏈接寄存器 （C）程序計(jì)數(shù)器 （D）程序狀態(tài)寄存器（ A ）（A）Main_SP （B）Process_SP （C）Main_SP和Process_SP （D）Main_SP或Process_SP – M3使用的存儲(chǔ)器格式是（ D ）（A）小端格式 （B）大端格式 （C）小端或大端格式 （D）沒有正確答案 – M3的存儲(chǔ)格式中專用外設(shè)總線區(qū)域可以使用（ A ）（A）小端格式 （B）大端格式 （C）小端或大端格式 （D）沒有正確答案（ ）個(gè)32位的配置寄存器，（ ）個(gè)32位的數(shù)據(jù)寄存器，（ ）個(gè)32位的置位/復(fù)位寄存器，（ ）個(gè)16位的復(fù)位寄存器，（ B ）個(gè)32位的鎖定寄存器（A）2,1,2,1，1 （B）2,2,1,1,1 （C）2,2，2,1,1 （D）2,2,1,2,112.（ A ）寄存器的目的就是用來允許對(duì)GPIO寄存器進(jìn)行原子的讀/修改操作（A）GPIOX_BSRR和GPIOX_BRR （B）GPIOX_CRL和GPIOX_CRH（C）GPIOX_BSRR和GPIOX_LCKR （D）GPIOX_IDR和GPIOX_ODR，當(dāng)它們被配置為（ A ）時(shí)可以是激活的或者非激活的（A）輸入 （B）輸出（C）推挽 （D）開漏（ B ）（A）00H （B）08H（C）0CH （D）04H（ C ）（A）00H （B）08H（C）0CH （D）04H17. 每個(gè)I/O端口位可以自由的編程，盡管I/O端口寄存器必須以（ D ）的方式訪問 （A）16位字 （B）16位字節(jié) （C）32位字節(jié) （D）32位字（FunctionalState）類型被賦予以下兩個(gè)值（ A ）（A）ENABLE或者DISABLE （B）SET或者RESTE（C）YES或者NO （D）SUCCESS或者ERROR（FlagStatus）類型被賦予以下兩個(gè)值（ C ）（A）ENABLE或者DISABLE （B）SUCCESS或者ERROR（C）SET或者RESTE （D）YES或者NO（ C ）可屏蔽中斷通道（A）40 （B）50 （C）60 （D）70（ A ）位來編輯中斷的優(yōu)先級(jí)（A）4 （B）8 （C）16 （D）32（ C ）個(gè)IRQ中斷（A）127 （B）128 （C）240 （D）255 NVIC 和處理器內(nèi)核接口緊密耦合，主要目的是（ C ）（A）結(jié)構(gòu)更緊湊，減小芯片的尺寸（B）連接更可靠，減小出錯(cuò)的概率（C）減小延時(shí)，高效處理 最近發(fā)生的中斷（D）無所謂，沒有特別的意思，遠(yuǎn)一點(diǎn)也沒有關(guān)系（ B ）（A）只要響應(yīng)優(yōu)先級(jí)不一樣就有可能發(fā)生中斷嵌套（B）只要搶占式優(yōu)先級(jí)不一樣就有可能發(fā)生中斷嵌套（C）只有搶占式優(yōu)先級(jí)和響應(yīng)優(yōu)先級(jí)都不一才有可能發(fā)生中斷嵌套（D）以上說法都不對(duì)，可將中斷分為（ B ）組（A）4 （B）5 （C）6 （D）7（ B ）（A）所有中斷和異常 （B）除了NMI外所有異常和中斷 （C）除了NMI、異常所有其他中斷 （D）部分中斷27. PWM是（ A ） 28. （A）脈沖寬度調(diào)制 （B）脈沖頻率調(diào)制 （C）脈沖幅度調(diào)制 （D）脈沖位置調(diào)制（ B ）位（A）UIF （B）ARPE （C）UG （D）URS ADC描述正確的是（ A ）（A）STM32 ADC是一個(gè)12位連續(xù)近似模擬到數(shù)字的轉(zhuǎn)換器（B）STM32 ADC是一個(gè)8位連續(xù)近似模擬到數(shù)字的轉(zhuǎn)換器（C）STM32 ADC是一個(gè)12位連續(xù)近似數(shù)字到模擬的轉(zhuǎn)換器（D）STM32 ADC是一個(gè)8位連續(xù)近似數(shù)字到模擬的轉(zhuǎn)換器（ D ）（A）采樣 （B）量化 （C）編碼 （D）逆采樣（ A ）（A）采樣—量化—編碼（B）量化—采樣—編碼（C）采樣—編碼—量化（D）編碼—采樣—量化（ B ）（A）分辨率 （B）頻率 （C）轉(zhuǎn)換速率 （D）量化誤差（ B ）（A）12位精度 （B）單一轉(zhuǎn)換模式（C）按通道配置采樣時(shí)間（D）數(shù)據(jù)對(duì)齊方式與內(nèi)建數(shù)據(jù)一致（ B ）（A）供電需求: （B）輸入范圍：VREF≤VIN≤VREF+（C）性能線設(shè)備的轉(zhuǎn)換時(shí)間：28MHz時(shí)為1us（D）訪問線設(shè)備的轉(zhuǎn)換時(shí)間：56MHz時(shí)為1us，在GPIO控制LED電路設(shè)計(jì)時(shí)，要使最大輸出速度為10MHz，應(yīng)該設(shè)置（ B ）（A）CNFy[1:0] （B）MODEy[1:0] （C）MODE （D）CNF，在GPIO控制LED電路設(shè)計(jì)時(shí)，要使最大輸出速度為2MHz，應(yīng)該設(shè)置MODE[1:0]值為（ C ） （A）00 （B）01 （C）10 （D）1138.. 已知TIM1定時(shí)器的起始地址為0x4001 2C00，則定時(shí)器1的捕獲/比較寄存器1的地址為（ D ）（A）0x4001 2C20 （B）0x4001 2C2C （C）0x4001 2C38 （D）0x4001 2C34 2C00，則定時(shí)器1的捕獲/比較寄存器2的地址為（ C ）（A）0x4001 2C20 （B）0x40012C2C （C）0x4001 2C38 （D）0x4001 2C34（ B ）（A）9000 （B）10000 （C）12000 （D）15000（ C ）（A）4 （B）5 （C）6 （D）7，PC13通用IO端口映射到外部中斷事件線上是（ D ）（A）EXTI線14 （B）EXTI線15（C）EXTI線12 （D）EXTI線13 GPIO，PA0通用IO端口映射到外部中斷事件線上是（ A ）（A）EXTI線0 （B）EXTI線1 （C）EXTI線2 （D）EXTI線344./** addtogroup Peripheral_registers_structures * { */ /** * brief Analog to Digital Converter */typedef struct{ __IO uint32_t SR。 __IO uint32_t CR1。 __IO uint32_t SMPR1。 __IO uin