【正文】 常重要的。 第3章 軟件設(shè)計 FFT運算及存儲分配（1）DSP芯片的出現(xiàn)使FFT的實現(xiàn)方法變得更為方便，由于大多數(shù)DSP芯片都具有在單指令周期內(nèi)完成乘法——累加的操作，并提供了專門的FFT指令，使得FFT算法在DSP的實現(xiàn)速度更快。 鎖相環(huán)電路 JTAG口JTAG是Joint Test Action Group的簡稱，又稱JTAG口，它是一符合IEEE Std 。TMS320C54X鎖相環(huán)電路、指示燈、 濾波電路時鐘復(fù)位電路TPS7333Q電源模塊RAM存儲模塊JTAG仿真電路 最小系統(tǒng)的設(shè)計芯片介紹（1）該模塊上的資源有32千字FLASH；（2）千字SARAM，544字DARAM，外擴64千字的程序ROM，64千字的數(shù)據(jù)RAM；（3）兩個事件管理器EVA和EVB；（4）可擴展外部存儲器總共192K字空間：64K程序存儲器，64K字數(shù)據(jù)存儲器空間，64K字I/O尋址空間；（5）看門狗定時模塊；（6）19位A/D轉(zhuǎn)換器；（7）控制局域網(wǎng)絡(luò)CAN模塊，串行通信接口SCI模塊；（8）16位串行外設(shè)SPI接口模塊；（9）基于鎖相環(huán)的時鐘發(fā)生器；（10）高達40個可單獨編程或復(fù)用的通用輸入/輸出引腳GPIO；（11）5個外部中斷；（12）電源管理包括3種低功耗模式，能獨立地將外設(shè)器件轉(zhuǎn)入低功耗工作模式； DSP最小系統(tǒng)的設(shè)計包括DSP電源設(shè)計，JTAG仿真口的設(shè)計、復(fù)位和時鐘電路的設(shè)計、上拉和下拉引腳的設(shè)計等電源電路的選擇是系統(tǒng)設(shè)計的一個重要的部分，設(shè)計好壞對系統(tǒng)的影響最大。因此最小系統(tǒng)設(shè)計DSP設(shè)計的關(guān)鍵。但是考慮到編程的難度，對于求FFT變換后數(shù)據(jù)的最大值，不開平方也可以找到最大值，并對功率譜的結(jié)果沒有影響，所以在實際的DSP編程中省去了開方運算。通過這樣的M次分解，可構(gòu)成M（即）級迭代計算，每級由N/2個蝶形運算組成。(2)實現(xiàn)N點復(fù)數(shù)FFTN點復(fù)數(shù)FFT算法的實現(xiàn)可分為三個功能塊，即第一級蝶形運算、第二級蝶形運算、第三級至級蝶形運算。在這種尋址方式下，AR0存放的整數(shù)N是FFT點的一半，一個輔助寄存器指向一個數(shù)據(jù)存放的單元。 FFT運算的實現(xiàn)用TMS320C54x的匯編程序?qū)崿F(xiàn)FFT算法主要分為四步：(1)實現(xiàn)輸入數(shù)據(jù)的比特反轉(zhuǎn)輸入數(shù)據(jù)的比特反轉(zhuǎn)實際上就是將輸入數(shù)據(jù)進行碼位倒置，以便在整個運算后的輸出序列是一個自然序列。在用DSP芯片實現(xiàn)FFT算法時，應(yīng)允許利用DSP芯片所提供的各種軟、硬件資源。FFT算法可以分為按時間抽取FFT和按頻率抽取FFT兩大類，輸入也有實數(shù)和復(fù)數(shù)之分，一般情況下，都假定輸入序列為復(fù)數(shù)。 FFT算法的DSP實現(xiàn)過程DSP芯片的出現(xiàn)使FFT的實現(xiàn)方法變得更為方便。上述處理方法可以反復(fù)使用，即（N/2）點的DFT計算也可以化成兩個（N/4）點的DFT（假定N/2為偶數(shù)），從而又少作一半的乘法。即比直接計算少作一半乘法。例如，若N為偶數(shù)，將原有的N點序列分成兩個（N/2）點序列，那么計算N點DFT將只需要約[(N/2)2 因此，對于一些相當大的N值（如1024）來說，直接計算它的DFT所作的計算量是很大的。為了避免對每級都進行歸一化會降低運算速度，最好的方法是只對可能溢出的進行歸一化，而不可能溢出的則不進行歸一化。FFT算法利用旋轉(zhuǎn)因子的對稱性和周期性，加快了運算速度。為了強調(diào)起見，常用表達式WN取代W以便明確其周期是N。 對于有限長離散數(shù)字信號{x[n]}，0