數(shù)字電子技術(shù)基礎(chǔ)國防科技版習(xí)題答案-展示頁
2025-06-28 23:18本頁面
【正文】 3）；（4）輸入端通過10KΩ的電阻接地。（c）截止狀態(tài)。解：（a）截止狀態(tài)。該電路實現(xiàn)反相器功能。UDD=10V；當(dāng)=10V時，NMOS管導(dǎo)通、PMOS管截止，設(shè)NMOS管導(dǎo)通內(nèi)阻很小，輸出187。求當(dāng)輸入分別為0V和10V時， MOS管的工作狀態(tài)，對應(yīng)輸出電壓的值，說明電路功能。 。TTL與非門的輸入端接地、輸入電壓均低于其關(guān)門電平UOFF（~1V），因此門的輸出電壓均高于其輸出高電平的最小值UOH（min），都屬于高電平，所以以上三種輸入的接法均屬于邏輯0輸入。解：TTL與非門的輸入端懸空、接高于2V的電源、輸入電壓均高于其開門電平UON（），因此門的輸出電壓均低于其輸出低電平的最大值UOL（max），所以以上三種輸入的接法都屬于高電平，均屬于邏輯1輸入。由以上分析可得： 試分析為什么TTL與非門的輸入端在以下4種接法時都屬于邏輯1輸入：（1）輸入端直接懸空；（2）輸入端接高于2V的電源；（3）；（4）輸入端通過10KΩ的電阻接地。解：（a）電路由兩級邏輯門構(gòu)成，第一級是與門，第二級是或門，輸出邏輯關(guān)系為 F=AB+C；（b）電路是只有—個輸入端的邏輯電路。（d）和（e）。（2）（3）（4）解（1）（a）所示，得（a）（2）（b）所示，得 （b）（3）（c）所示，得（c）（4）（d）和（e）所示。解：圖（a）， 圖（b）， 。（1） （2） 解：（a）、（b）所示。（1）（2）（3）（4）（5）（6）（7）（8）解（1）（2）（3）（4）（5）（6）（7） = = =（8） ？解： 、。將F=1的與項相或即得F的邏輯表達式。（3）列出三變量多數(shù)表決器的真值表（輸出用F3表示）。（1）設(shè)三變量A、B、C當(dāng)變量組合值中出現(xiàn)奇數(shù)個1時，輸出（F1）為1，否則為0。（1）（2）（3）（4）解：（1）（2）（3）（4）。（b）。：（1） 證明：（a）所示，得證。設(shè)，試畫出F對應(yīng)A、B的波形。（1） 1011 （2） 1111111111 （3）11000101 （4）解：（1）（1011）B=（11）D=（B）H （2）（1111111111）B=（1023）D=（3FF）H （3）（11000101）B=（197）D=（C5）H （4）（）B ==（）D=（）H、二進制數(shù)。、十六進制數(shù)、8421BCD碼來表示。第1章習(xí)題及答案 ，試寫出該波形所表示的二進制數(shù)。解：該波形表示的二進制數(shù)為：0111010。（1）26 （2）87 （3）255 （4） 解：（1）（26）D=（11010）B=（1A）H=（0010 0110）8421BCD（2）（87）D=（1010111）B=（57）H=（1000 0111）8421BCD （3）（255）D=（11111111）B=（FF）H=（0010 0101 0101）8421BCD （4）（）D =（）B=（）H=（0001 0111 0101）8421BCD 、十六進制數(shù)。（1）3E （2）7D8 （3）解：（1）（3E）H=（62）D=（111110）B（2）（7D8）H=（2008）D=（11111011000）B（3）（）H=（）D=（）B、。解：，得對應(yīng)波形如圖所示。（a）（2） 證明：（b）所示，得證。（1）（2）證明：（1）左邊==右邊（2）右邊= = = = =左邊。解：（1）（2）（3）（4） ，并寫出邏輯表達式。（2）設(shè)三變量A、B、C當(dāng)輸入端信號不一致時，輸出（F2）為1，否則為0。解 。 。（1）。按圖（d）寫出的化簡結(jié)果為按圖（e）寫出的化簡結(jié)果為任一解都為最簡與或式。（1）（2）解 （1）（a）所示，（a）（2）（b）所示，（b） ，寫出輸出表達式。當(dāng)輸入端A為低電平時，Tl發(fā)射結(jié)導(dǎo)通，D、T2截止，F(xiàn)2輸出高電平；當(dāng)輸入端A為高電平時，Tl發(fā)射結(jié)不通，D、T2導(dǎo)通，F(xiàn)2輸出低電平。而在以下4種接法時都屬于邏輯0輸入：（5）輸入端接地；（6）；（7）；（8）輸入端通過200Ω的電阻接地。當(dāng)輸入端通過10KΩ的電阻接地時，由于三極管導(dǎo)通時產(chǎn)生基極電流，由于外接電阻遠大于其內(nèi)阻，會在外接電阻上產(chǎn)生較大壓降，導(dǎo)致輸入電壓高于其開門電平UON，所以此種輸入的接法也屬于邏輯1輸入。當(dāng)輸入端通過200Ω的電阻接地時，雖然也會在外接電阻上產(chǎn)生壓降，但由于外接電阻較小，產(chǎn)生的電壓仍低于其關(guān)門電平UOFF，所以此種輸入的接法也屬于邏輯0輸入。已知UDD=10V，|UTP|=UTN=4V。 解：當(dāng)=0V時，NMOS管截止、PMOS管導(dǎo)通，設(shè)PMOS管導(dǎo)通內(nèi)阻很小，輸出187。0V。 已知MOS管的｜UT｜＝2V，忽略電阻上的壓降，（導(dǎo)通或截止）。（b）導(dǎo)通狀態(tài)。（d）導(dǎo)通狀態(tài)。 解：CMOS與非門的輸入端接地、輸入電壓均低于其關(guān)門電平UOFF，因此門的輸出電壓均高于其輸出高電平的最小值UOH（min），都屬于高電平，所以以上三種輸入的接法均屬于邏輯0輸入。 ，已知集成電路參數(shù)UIH（min）=2V，IIL= ， IIH=20mA， UT=，ROFF=2kW， RON=40kW ，UOH=，UOL=。解：已知門電路RON=40kW，當(dāng)輸入端通過阻值179。解：（a），輸出為高電平。（c），輸出為低電平。 ，寫出邏輯函數(shù)表達式。若A、B輸入有一個為1時，則三極管T2A、T2B將有一個會達到飽和，同時使T3和D截止，T4將飽和導(dǎo)通，輸出為低電平。 。（1）為讓數(shù)據(jù)A0、A…、An通過該總線可以正常傳輸，EN信號應(yīng)如何進行控制？（2）EN信號如果出現(xiàn)兩個或兩個以上同時有效，會出現(xiàn)什么問題？（3）如果所有EN信號均無效，總線狀態(tài)如何？解：（1）EN0有效則數(shù)據(jù)A0送到數(shù)據(jù)總線上，其余相同。（3）如果所有EN信號均無效，總線處在高阻態(tài)。解：（1）從輸入依次寫入得（2）列出邏輯函數(shù)真值表。 ，試分析該電路圖。（2）列出該電路的真值表
環(huán)評公示相關(guān)推薦
鄂ICP備17016276號-1