【正文】 性能，大大提高了系統(tǒng)可靠性。 在實際應用中，采用環(huán)形中斷監(jiān)視系統(tǒng)。 則系統(tǒng)無法定時“喂狗”，硬件看門狗電路失效。 “看門狗”技術可由硬件實現(xiàn)，也可由軟件實現(xiàn)。 若失控的程序進入“死循環(huán)”，通常采用“看門狗”技術使程序脫離“死循環(huán)”。 軟件“看門狗”技術 如果故障診斷程序與系統(tǒng)自恢復程序的設計可靠、 完善，用“LJMP 0000H”作返回指令可直接進入故障診斷程序，盡早地處理故障并恢復程序的運行。 當使用的中斷因干擾而開放時，在對應的中斷服務程序中設置軟件陷阱，能及時捕獲錯誤的中斷。最后一條應填入020000，當亂飛程序 落到此區(qū)，即可自動入軌。 LJMP 0000H 其機器碼為0000020000。 NOP NOP 通常在EPROM中非程序區(qū)填入以下指令作為軟件陷阱： 通過軟件陷阱，攔截亂飛程序，將其引向指定位置，再進行出錯處理。 因此先要合理設計陷阱，其次要將陷阱安排在適當?shù)奈恢谩?所謂攔截，是指將亂飛的程序引向指定位置，再進行出錯處理。 攔截技術 這樣即使亂飛程序飛到操作數(shù)上，由于空操作指令NOP的存在，避免了后面的指令被當作操作數(shù)執(zhí)行，程序自動納入正軌。 在關鍵地方人為插入一些單字節(jié)指令，或將有效單字節(jié)指令重寫稱為指令冗余。 當PC受干擾出現(xiàn)錯誤，程序便脫離正常軌道“亂飛”，當亂飛到某雙字節(jié)指令，若取指令時刻落在操作數(shù)上，誤將操作數(shù)當作操作碼，程序將出錯。 本文針對后者提出了幾種有效的軟件抗干擾方法。 1 4 ．3系統(tǒng)抗干擾設計在提高硬件系統(tǒng)抗干擾能力的同時，軟件抗干擾以其設計靈活、節(jié)省硬件資源、可靠性好越來越受到重視。在調試過程中，要不斷調整、修改系統(tǒng)的硬件和軟件，直到其正確為止。利用開發(fā)工具的單步和斷點運行方式，通過檢查應用系統(tǒng)的CPU現(xiàn)場、RAM和SFR的內(nèi)容以及I/O口的狀態(tài)，來檢查程序的執(zhí)行結果和系統(tǒng)I/O設備的狀態(tài)變化是否正常，從中發(fā)現(xiàn)程序的邏輯錯誤，轉移地址錯誤以及隨機的錄入錯誤等。軟件調試是利用開發(fā)工具進行在線仿真調試，除發(fā)現(xiàn)和解決程序錯誤外，也可以發(fā)現(xiàn)硬件故障。系統(tǒng)調試包括硬件調試和軟件調試。若有問題，掉電后再認真檢查故障原因。（3） 在完成檢查后，先空載上電（未插芯片），檢查線路各管腳級插件的電位是否正常，特別是單片機管腳注上的各點電位（若有高壓，聯(lián)機調試時會通過仿真線進入仿真系統(tǒng)，損壞有關器件）。我們對硬件電路進行了調試，主要包括：（1） 在焊接前元器件要一一檢查是否完好，在焊接過程中逐一檢查電路是否接通。第四章 系統(tǒng)調試與調試及抗干擾設計4 .1硬件調試硬件調試時，可先檢查印制及焊接的質量情況，在檢查無誤后，可通電檢查ＬＥＤ顯示器的點亮狀況，若亮度不理想，可以調整Ｐ０口的電阻大小，一般情況下，?。玻埃唉鸽娮杓纯色@得滿意的亮度效果。時鐘／秒表功能程序在正常計時狀態(tài)下，則進行時鐘／秒表功能的轉換，轉換后計時從零開始。當再按下按鈕時，則時間加1分；，則進入［小］時調整狀態(tài)。這樣在調整時間時，對應調整單元的顯示數(shù)據(jù)會間隔閃亮。在計數(shù)單元中采用十進制BCD碼計數(shù)，滿60（秒）表功能時有100）進位，T0中斷服務程序執(zhí)行流程見圖11 圖11T1中斷服務程序T1中斷服務程序用于指示調整單元數(shù)字的亮閃。中斷進入后，先判斷是時鐘計時還是秒表計時，時鐘計時累計中斷20次(即1s)時，對秒計數(shù)單元進行加1操作,秒表計時每10ms ~71H(秒)、76H~77H(分)和78H~79H(時),~71H() 、76H~77H(秒)和78H~79H(分),。定時器T0中斷服務程序：定時器T0用于時間計時。顯示時，先取出70H～75H某一地址中的數(shù)據(jù)，然后查得對應的顯示用段碼，并從P0口輸出，P2口將對應的數(shù)碼管選中供電，就能顯示該地址單元的數(shù)據(jù)值。其70H～71H存放秒數(shù)據(jù)，72H～73H存放分數(shù)據(jù)，74H～75H存時數(shù)據(jù)，每一地真址單元內(nèi)均為十進制BCD碼。下圖為多功能計時器系統(tǒng)設計流程圖及系統(tǒng)框圖9：開始系統(tǒng)定義軟件結構設計建立數(shù)學模型繪制程序流程圖編寫程序匯編在線仿真調試程序是否有錯修改程序固化程序結束圖9 多功能計時器系統(tǒng)設計流程圖3．2）系統(tǒng)軟件程序介紹主程序本設計中計時采有定時器To中斷完成，其余狀態(tài)循環(huán)調用顯示子程序，當端口開按下時，轉入相應功能程序。在進行應用系統(tǒng)的總體設計時,軟件設計和硬件設計應統(tǒng)一考慮,相結合進行。編制程序時一般采用自頂向下的程序設計技術，先設計監(jiān)控程序再設計各應用程序模塊。 圖8第三章 系統(tǒng)軟件電路設計3．1系統(tǒng)軟件設計概述在系統(tǒng)軟件設計時，應根據(jù)系統(tǒng)軟件功能要求，將系統(tǒng)軟件分成若干個相對獨立的部分，并根據(jù)它們的聯(lián)系和時間上的關系，設計出合理的軟件總體結構。0P2。LED顯示器的顯示內(nèi)容通過段碼I/O口和位選I/O口的相互配合控制，以動態(tài)掃描顯示的工作方式輸出待顯示的內(nèi)容。圖 7 74LS244管腳排列圖本系統(tǒng)數(shù)碼管顯示電路如圖 所示，采用6個數(shù)碼管，數(shù)碼管管腳排列圖如圖所指示，在電子鐘里能分別顯示小時，分和秒，在電子秒表中，分別顯示，分，表和毫秒， 數(shù)碼管管腳排列圖在本系統(tǒng)中，由于用到的LED顯示器的位數(shù)較多時，為減少I/O口數(shù)目，簡化電路，降低成本，我們在LED顯示器采用動態(tài)顯示方式，如圖8所示。其管腳圖如圖7所指示，參數(shù)表如表174LS244是三態(tài)輸出的八緩沖器，由2組、每組四路輸入、輸出構成。有余輸入至內(nèi)部時鐘信號要通過一個二分頻觸發(fā)器，因此對外部時鐘信號的脈寬無任何要求，但必須保證脈沖的高低電平要求的寬度。石晶振蕩和陶瓷振蕩均可采用。XTAL1和XTAL2分別為反向放大器的輸入和輸出。在掉電模式下，保存RAM的內(nèi)容并且凍結振蕩器，禁止所用其他芯片功能，直到下一個硬件復位為止。在閑置模式下，CPU停止工作。在芯片擦操作中，代碼陣列全被寫“1”且在任何非空存儲字節(jié)被重復編程以前，該操作必須被執(zhí)行。XTAL2：來自反向振蕩器的輸出。在FLASH編程期間，此引腳也用于施加12V編程電源（VPP）。/EA/VPP：當/EA保持低電平時，則在此期間外部程序存儲器（0000HFFFFH），不管是否有內(nèi)部程序存儲器。在由外部程序存儲器取指期間，每個機器周期兩次/PSEN有效。另外，該引腳被略微拉高。如想禁止ALE的輸出可在SFR8EH地址上置0。因此它可用作對外部輸出的脈沖或用于定時目的。在FLASH編程期間，此引腳用于輸入編程脈沖。當振蕩器復位器件時，要保持RST腳兩個機器周期的高電平時間。P3口也可作為AT89C51的一些特殊功能口，如下表所示：口管腳 備選功能 RXD（串行輸入口） TXD（串行輸出口） /INT0（外部中斷0） /INT1（外部中斷1） T0（記時器0外部輸入） T1（記時器1外部輸入） /WR（外部數(shù)據(jù)存儲器寫選通） /RD（外部數(shù)據(jù)存儲器讀選通）P3口同時為閃爍編程和編程校驗接收一些控制信號。當P3口寫入“1”后，它們被內(nèi)部上拉為高電平，并用作輸入。P2口在FLASH編程和校驗時接收高八位地址信號和控制信號。P2口當用于外部程序存儲器或16位地址外部數(shù)據(jù)存儲器進行存取時，P2口輸出地址的高八位。并因此作為輸入時，P2口的管腳被外部拉低，將輸出電流。在FLASH編程和校驗時，P1口作為第八位地址接收。P1口：P1口是一個內(nèi)部提供上拉電阻的8位雙向I/O口，P1口緩沖器能接收輸出4TTL門電流。P0能夠用于外部程序數(shù)據(jù)存儲器，它可以被定義為數(shù)據(jù)/地址的第八位。P0口：P0口為一個8位漏級開路雙向I/O口，每腳可吸收8TTL門電流。片內(nèi)振蕩器和時鐘電路 圖4 89C2051引腳排列圖和主要參數(shù)2．管腳說明：VCC：供電電壓?？删幊檀型ǖ纼蓚€16位定時器/計數(shù)器128*8位內(nèi)部RAM全靜態(tài)工作：0Hz24Hz與MCS51 兼容 AT89C單片機為很多嵌入式控制系統(tǒng)提供了一種靈活性高且價廉的方案。該器件采用ATMEL高密度非易失存儲器制造技術制造，與工業(yè)標準的MCS51指令集和輸出管腳相兼容。本系統(tǒng)以單片機AT89C51為控制核心，AT89C51是一種帶4K字節(jié)閃爍可編程可擦除只讀存儲器（FPEROM—Falsh Programmable and Erasable Read Only Memory）的低電壓，高性能CMOS8位微處理器，俗稱單片機。硬件電路原理圖如圖4所示。2 . 2電路各部分硬件電路介紹1）單片機控制的多功能計時器系統(tǒng)的設計總體框圖如圖3所示。(6) 單片機微處理器外接電路較多時，必須考慮其驅動能力，驅動能力不足時，系統(tǒng)工作不可靠。(4) 整個系統(tǒng)器件盡可能做到性能匹配。軟件有執(zhí)行的功能盡可能由軟件來執(zhí)行，以簡化硬件結構。圖2單片機控制的多功能計時器系統(tǒng)總體開發(fā)與設計的流程圖第二章　系統(tǒng)硬件電路設計2 . 1硬件系統(tǒng)設計應考慮的問題本單片機控制的多功能計時器系統(tǒng)在硬件系統(tǒng)設計上主要考慮下列幾點：(1) 盡可能選擇典型電路(2) 系統(tǒng)的擴充與外圍裝置，應充分滿足應用系統(tǒng)的要求，并留一些擴充槽，以便進行二次開發(fā)。在完成各個單元電路的設計與調試后，我們與軟件系統(tǒng)進行了聯(lián)調，且達到了一個較為理想的結果。驅動能力不足時，系統(tǒng)工作不可靠，解決的辦法是增加驅動能力，增設線驅動器或者減少芯片功耗，降低總線負載。3） 可靠性及抗干擾設計是硬件系統(tǒng)設計不可缺少的一部分，它包括芯片、器件選擇、去耦濾波、印刷電路板布線、通道隔離等。因此，選擇軟件方案時，要考慮到這此因素。因為硬件結構與軟件設計方案會產(chǎn)生相互影響，我們考慮的原則是：軟件能實現(xiàn)的功能盡可能由軟件來實現(xiàn)，以簡化硬件結構。本單片機控制系統(tǒng)的開發(fā)過程包括總體設計、硬件設計、軟件設計等幾個階段，但各階段不是絕對分開的，有時是交叉進行的。單片機雖然是一個五臟俱全的計算機，但由于本身無開發(fā)能力，必須借肋開發(fā)工具來開發(fā)應用軟件以及對硬件系統(tǒng)進行診斷。硬件系統(tǒng)的總體構成框架如圖1所示。考慮時鐘顯示只有六位，且系統(tǒng)沒有其它復雜的處理任務，所以決定采用動態(tài)掃描法實現(xiàn)LED的顯示。1 . 2方案論證為了實現(xiàn)LED顯示器的數(shù)字顯示，可以采用靜態(tài)顯示法和動態(tài)顯示法?；趩纹瑱C控制的多功能計時器系統(tǒng)的設計與實現(xiàn)第一章 系統(tǒng)的總體設計1 . 1功能要求本系統(tǒng)要求能能完成電子時鐘顯示，調整，節(jié)能運行，電子秒表記數(shù)等多種功能，由按鍵電路或遙控電路完成功能的設置，秒表／時鐘計時器要求用六位LED數(shù)碼管顯示時、分、秒，以24h（小時）計時方式。使用按鍵開關或遙控開關可實現(xiàn)時分調整、秒表／時鐘功能轉換、省電(關閉顯示)等功能。由于靜態(tài)顯示法需要數(shù)據(jù)鎖存器等硬件，接口復雜一些。單片機采用易購的AT89C51系列，這樣單片機可具有足夠的空余硬件資源實現(xiàn)其它的擴充功能，如考慮到要使用電池供電的話，則可采用LV系列單片機。 圖1 單片機控制的多功能計時器系統(tǒng)的設計總體框圖 1 . 3系統(tǒng)總體設計本單片機控制的多功能計時器系統(tǒng)，采用單片機作為控制核心，具有控制靈活，簡單可靠，造價便宜等諸多優(yōu)點。因此，我們要研制一個較完整的單片機產(chǎn)品時，必須完成以下幾步工作：硬件電路設計、組裝、調試應用軟件的編制、調試應用軟件的鏈接調試、固化、脫機運行（即脫離開發(fā)裝置）。本系統(tǒng)在設計上特點有如下所示1） 系統(tǒng)硬件結構結合應用軟件方案一并考慮。但必須注意如用軟件來實現(xiàn)的硬件功能，其響應時間要比直接用硬件來實現(xiàn)花的時間長，而且占用CPU時間。2） 整個系統(tǒng)中相關的器件要盡可能做到性能匹配。4） 單片機外接電路較多時，必須考慮其驅動能力。本電路的硬件設計包括：加1電路、減1電路、復位電路、振蕩電路與驅動電路、顯示電路等。單片機控制的多功能計時器系統(tǒng)總體開發(fā)與設計的流程圖如圖2所示。(