基于fpga的數(shù)據(jù)采集系統(tǒng)電路設(shè)計(jì)-展示頁
2025-06-27 16:08本頁面
【正文】 造（CAM）、計(jì)算機(jī)輔助測(cè)試（CAT）和計(jì)算機(jī)輔助工程（CAE）設(shè)計(jì)的設(shè)計(jì)概念，為現(xiàn)代電子理論和設(shè)計(jì)的實(shí)現(xiàn)和發(fā)展提供了可能性[1]。即常常需要將模擬量轉(zhuǎn)換成數(shù)字量，簡稱為AD轉(zhuǎn)換，完成這種轉(zhuǎn)換的電路稱為模數(shù)轉(zhuǎn)換器，簡稱ADC。而在工業(yè)檢測(cè)控制和生活中的許多物理量都是連續(xù)變化的模擬量，如溫度、壓力、流量、速度等,這些模擬量可以通過傳感器或換能器變成與之對(duì)應(yīng)的電壓、電流或頻率等電模擬量?！娟P(guān)鍵詞】FPGA；Quartus II；VHDL；數(shù)據(jù)采集目錄第一章 緒論 3 引言 3 EDA簡介 3 FPGA簡介 3 VHDL語言簡介 3 Quartus II簡介 4 數(shù)據(jù)采集技術(shù)簡介 4第二章 總體設(shè)計(jì) 4 硬件設(shè)計(jì) 4 線性電源模塊 4 數(shù)據(jù)采集模塊 6 數(shù)據(jù)輸出模塊 8 按鍵控制模塊 10 軟件設(shè)計(jì) 11 ADCINT設(shè)計(jì) 11 CNT10B設(shè)計(jì) 12 RAM8設(shè)計(jì) 12 12 13第三章 系統(tǒng)軟硬件調(diào)試 14結(jié)論 15致謝 15參考文獻(xiàn) 15英文翻譯 17附錄一 線性電源、FPGA外圍電路和FPGA最小系統(tǒng)連接口PCB 18附錄二 系統(tǒng)各模塊VHDL程序 19第一章 緒論 引言隨著數(shù)字系統(tǒng)的發(fā)展，廣泛應(yīng)用于各種學(xué)科領(lǐng)域及日常生活，微型計(jì)算機(jī)就是一個(gè)典型的數(shù)學(xué)系統(tǒng)。泉 州 師 范 學(xué) 院 畢業(yè)論文（設(shè)計(jì)） 題目 基于FPGA的數(shù)據(jù)采集系統(tǒng)電路設(shè)計(jì)物理與信息工程 學(xué)院 電子信息科學(xué)與技術(shù) 專業(yè) 2007 級(jí)學(xué)生姓名 李柏睿 學(xué)號(hào) 070303029 指導(dǎo)教師 曾永西 職稱 講師 完成日期 2011年4月2日 教務(wù)處 制基于FPGA的數(shù)字采集系統(tǒng)電路設(shè)計(jì)泉州師范學(xué)院 電子信息科學(xué)與技術(shù)專業(yè) 070303029 李柏睿指導(dǎo)教師 曾永西 講師【摘要】本文介紹了基于FPGA的數(shù)據(jù)采集系統(tǒng)電路的工作原理和設(shè)計(jì)過程。根據(jù)數(shù)據(jù)采集技術(shù)原理，以Altera公司的EP2C8Q208C8N芯片為核心器件，通過ADC0809采集數(shù)據(jù)，并用DAC0832輸出數(shù)據(jù)，在Quartus II平臺(tái)上，通過VHDL語言編程完成數(shù)據(jù)采集系統(tǒng)電路的軟件設(shè)計(jì)、編譯、調(diào)試、仿真和下載，再與外圍硬件電路相結(jié)合調(diào)試，最終設(shè)計(jì)出數(shù)據(jù)采集系統(tǒng)電路。但是它只能對(duì)輸入的數(shù)字信號(hào)進(jìn)行處理，其輸出信號(hào)也是數(shù)字信號(hào)。為了實(shí)現(xiàn)數(shù)字系統(tǒng)對(duì)這些電模擬量進(jìn)行檢測(cè)、運(yùn)算和控制，就需要一個(gè)模擬量與數(shù)字量之間的相互轉(zhuǎn)換的過程。 EDA簡介EDA，即電子設(shè)計(jì)自動(dòng)化（Electronic Design Automation）的縮寫。EDA技術(shù)是一種綜合性學(xué)科，打破了軟件和硬件見的壁壘，把計(jì)算機(jī)的軟件技術(shù)與硬件技術(shù)、設(shè)計(jì)效率和產(chǎn)品性能結(jié)合在一起，它代表了電子設(shè)計(jì)技術(shù)和應(yīng)用技術(shù)的發(fā)展方向。 FPGA簡介FPGA，即現(xiàn)場(chǎng)可編程門陣列（Field－Programmable Gate Array）的縮寫。FPGA具有體系結(jié)構(gòu)和邏輯單元靈活、集成度高以及適用范圍寬等特點(diǎn)，在產(chǎn)品研發(fā)和開發(fā)中具有很大的優(yōu)勢(shì)。另外，F(xiàn)PGA芯片是小批量系統(tǒng)提高系統(tǒng)集成度、可靠性的最佳選擇之一。本設(shè)計(jì)用的是Altera公司的EP2C8Q208C8N芯片，里面有68416個(gè)邏輯單元，并提供了622個(gè)可用的輸入/。 VHDL語言簡介誕生于1983年的VHDL，是VeryHighSpeed Integrated Circuit Hardware Description Language的簡稱，1987年底，VHDL被作為“IEEE標(biāo)準(zhǔn)1076”發(fā)布。VHDL能從多個(gè)層次對(duì)數(shù)字系統(tǒng)進(jìn)行建模和描述，所以大大簡化了電路設(shè)計(jì)的任務(wù)，提高了設(shè)計(jì)效率。Quartus II支持VHDL、Verilog的設(shè)計(jì)流程，提供了完整的多平臺(tái)設(shè)計(jì)環(huán)境，能滿足各種特定設(shè)計(jì)的需要，同時(shí)，它還具備仿真功能，因此給系統(tǒng)的軟硬件設(shè)計(jì)和調(diào)試帶來了很大的便利。第二章 總體設(shè)計(jì) 硬件設(shè)計(jì) 線性電源模塊根據(jù)系統(tǒng)要求，需提供+12V、12V、+5V的電源。： 系統(tǒng)的線性電源模塊電路當(dāng)電路接通后，如果LED燈亮起，則代表能產(chǎn)生出要求的電壓。在畫PCB的時(shí)候，用大面積覆銅，有助于美觀和節(jié)約實(shí)驗(yàn)器材。 數(shù)據(jù)采集模塊系統(tǒng)采用ADC0809進(jìn)行數(shù)據(jù)采集。ADC0809每進(jìn)行一次比較，即決定數(shù)字碼中的以為碼的去留操作，需要8個(gè)時(shí)鐘的脈沖，而它是8位A/D轉(zhuǎn)換器，所以它完成一次轉(zhuǎn)換需要8*8=64個(gè)時(shí)鐘，這樣它的轉(zhuǎn)換時(shí)間為t=64*（1/f），f為時(shí)鐘頻率。因?yàn)椴蓸訒r(shí)需要滿足采樣定理，即采樣頻率需要大于等于輸入信號(hào)最高頻率的2倍。~+5V，不需要零點(diǎn)和滿刻度校準(zhǔn)。~+85攝氏度。： ADC0809內(nèi)部邏輯結(jié)構(gòu)： ADC0809引腳排列ADC0809為28引腳雙列直插式封裝，各引腳含義如下：IN0－IN7：8位模擬量輸入引腳。START：A/D轉(zhuǎn)換啟動(dòng)信號(hào)輸入端。OE：輸出允許控制端，用以打開三態(tài)數(shù)據(jù)輸出鎖存器。VCC：+5V工作電壓。GND：地。ALE：地址鎖存允許信號(hào)輸入端。： 系統(tǒng)數(shù)據(jù)采集模塊電路當(dāng)ALE高
環(huán)評(píng)公示相關(guān)推薦
鄂ICP備17016276號(hào)-1