基于cpld的單片機(jī)pci接口設(shè)計-展示頁
2025-06-27 14:11本頁面
【正文】 ，其中pci_address0～pci_address3是讀寫時的地址數(shù)據(jù)；pcidatas0～pci_datas3是要往PCI設(shè)備寫的數(shù)據(jù)；pci_cbe[3～0]保存地址周期時的總線命令，pci_cbe[7～4]保存數(shù)據(jù)周期時的字節(jié)使能命令；pci_data0～pci_data3保存從PCI設(shè)備返回的數(shù)據(jù)；pci_request是PCI總線讀寫操作狀態(tài)寄存器，用于向單片機(jī)返回一些信息。對于大部分應(yīng)用而言，這種方式已經(jīng)足夠了。在PCI總線上進(jìn)行讀寫操作時，PCI總線上的各種信號除了RST、IRQ、IRQC、IRQ之外，只有時鐘的下降沿信號會發(fā)生變化，而在時鐘上升沿信號必須保持穩(wěn)定。對于只有一個PCI從設(shè)備的情況，它總可以接高電平。當(dāng)IRDY與TRDY同時有效時，數(shù)據(jù)傳輸才會真正發(fā)生。TRDY：從設(shè)備準(zhǔn)備好信號。IRD：主設(shè)備準(zhǔn)備好信號。FRAME：幀周期信號。表1是總線命令編碼的說明。C/BE[3～0]：總線命令與字節(jié)使能控制信號。AD[31～0]：地址數(shù)據(jù)多路復(fù)用信號。我們可以針對具體的應(yīng)用選擇支持其中部分信號線，還有一些信號線可以直接連電源或接地。PCI總線上信號線雖多，但并不是每個信號都要用到。這樣做的目的是為了簡化問題，降低系統(tǒng)造價。PCI總線是高性能局部總線，工作頻率0～33MHz，可同時支持多組外圍設(shè)備。一種可行的方案就是利用CPLD作為溝通單片機(jī)與PCI設(shè)備間的橋梁，充分利用CPLD中I/O資源豐富，用戶可自定制邏輯的優(yōu)勢，來幫助單片機(jī)完成與PCI設(shè)備間的通信任務(wù)。8位單片機(jī)只有16位地址線，8位數(shù)據(jù)端口，除了有32位地址數(shù)據(jù)復(fù)用AD[3～0]外，還有FRAME、IRDY、TRDY等重要的信號線。該方案在實踐中檢驗通過。基于CPLD的單片機(jī)PCI接口設(shè)計摘要：詳細(xì)闡述一種利用CPLD實現(xiàn)的8位單片機(jī)與PCI設(shè)備間的通信接口方案，給出用ABEL HDL編寫的主要源程序。關(guān)鍵詞：單片機(jī) CPLD PCI8位單片機(jī)在嵌入式系統(tǒng)中應(yīng)用廣泛，然而讓它直接與PCI總線設(shè)備打交道卻有其固有缺陷。讓單片機(jī)有限的I/O端口來直接控制如此眾多的信號線是不可能的。1 PCI接口設(shè)計原理 PCI總線協(xié)議簡介，僅就單片機(jī)與PCI設(shè)備間的通信來說，意義不大。在這里，我們只關(guān)心單片機(jī)與一個PCI設(shè)備間通信的情況，而且是以單片機(jī)與CPLD一方作為主控方，另一方作為PCI從設(shè)備。實際上PCI設(shè)備也并不會支持所有的信號線，比如錯誤報告信號PERR與SERR在網(wǎng)卡中就不支持。下面簡單介紹一下常用信號線的功能。在FRAME有效的第一個周期為地址，在IRDY與TRDY同時有效的時候為數(shù)據(jù)。在地址其中傳輸?shù)氖强偩€命令；在數(shù)據(jù)期內(nèi)是字節(jié)使能控制信號，表示AD[31～0]中那些字節(jié)是有效數(shù)據(jù)。表1 總線命令表C/BE[30] 命令類型說明 C/BE[30] 命令類型說明 0 0 0 0
語文相關(guān)推薦
鄂ICP備17016276號-1