【正文】 獻 （ 1）康華光 .電子技術(shù)基礎(chǔ)：模擬部分 .第四版 .北京：高等教育出版社 .2020 （ 2）閻石 數(shù)字電子技術(shù)基礎(chǔ)：第四版 . 北京：高等教育出版社 .1997 （ 3）潘松 黃繼業(yè) .EDA 技術(shù)使用教程 :第三版 .北京 :科學(xué)出版社 2020 （ 4）東方人華 王建坤 .MAX+PLUS2 入門與提高 .北京 :清華大學(xué)出版社 .2020 數(shù)字頻率計的設(shè)計 1 原文已完。我這次就是出現(xiàn)了這個問題，寫完程序，編譯 后 發(fā)現(xiàn)沒有問題，但是 進行仿真后總是得不到想要的結(jié)果 。三 、主要說下在調(diào)試過程中出現(xiàn)的問題。作為一種標(biāo)準(zhǔn)的硬件描述語言， VHDL 的優(yōu)勢只要體現(xiàn)在：功能與靈活性，不依賴于器件的設(shè)計，可移植性等等?，F(xiàn)在就這次的課程設(shè)計做如下幾點總結(jié)：一 、拿到一個題目， 知道如何去分析它，建立設(shè)計思想，可以通過系統(tǒng)劃分，設(shè)計輸 數(shù)字頻率計的設(shè)計 8 入、邏輯設(shè)計綜合， 最后進行編譯仿真 。老師給題目很有代表性，而且實用性很強。 ，若 待測信號 某個周期的上升沿略在控制信號上升沿之前，則計數(shù)器不會對此周期計數(shù)；若待測信號某個周期的上升沿略在控制信號下升沿之前，則計數(shù)器會對此周期計數(shù)，因此對測量結(jié)果造成了一定的誤差。計數(shù)器模塊的仿真圖如圖 4所示： 數(shù)字頻率計的設(shè)計 6 圖 4 計數(shù)器模塊仿真圖 5． 3 七段 數(shù)碼管顯示 模塊 七段數(shù)碼管顯示模塊 的仿真圖如圖 5所示： 圖 3 七段 數(shù)碼管 模塊 仿真圖 數(shù)字頻率計的設(shè)計 7 6 總結(jié) 本頻率計步器思路簡單，可操作性強，有一定是的使用性。 5 各模塊的仿真圖 5． 1 分頻器模塊 分頻器模塊的仿真圖如圖 3所示 圖 3 分頻 器模塊 仿真圖 5. 2 計數(shù)器 模 塊 令待測信號 fsin 為周期是 的方波信號，控制信號 clk 的脈沖寬度為1s。 end process。 when others=n=0000000。 when0111=n=0000111。 when0101=n=1101101。 when0011=n=1001111。 數(shù)字頻率計的設(shè)計 5 when0001=n=0000110。 end shuma。 entity shuma is port(m:in std_logic_vector(3 downto 0)。 use 。 74160 是一個 4 位二進制的計 數(shù)器，它具有異步清除端與同步清除端不同的是，它不受時鐘脈沖控制，只要來有效電平，就立即清零，無需再等下一個計數(shù)脈沖的有效沿到來。 end fen_arc。 q=x。 end if。 else t:=0。139。 數(shù)字頻率計的設(shè)計 3 begin if clk39。 architecture fen_arc of fen is begin process(clk) variable t:integer range 999 downto 0。 q:out std_logic)。 use 。 七段數(shù)碼管是指由七段 LED 顯示條組成的 數(shù)碼管 ，可以通過控制每一段 LED 的亮滅來顯示 09 是個數(shù)字 。 3. 2 計數(shù)器 本文所設(shè)計的頻率計的頻率范圍是 0Hz~999999H，因此 計數(shù)器采用 6 個十進制計數(shù)器的級聯(lián)來進行計數(shù)。在 q的下降沿 時停止計數(shù)，并且 產(chǎn)生清零信號 clear ,為下次計數(shù)做準(zhǔn)備 。這里控制信號 clk 取為 1000Hz,分頻后要得到一個脈寬為 1s的時鐘信號 q ,用來作為計數(shù)閘 門信號。 本文采用 1s 作為閘門時間 ， 即用計數(shù)器在計 算 1s 內(nèi)輸入信號周期的個數(shù) ，其測頻范圍為 0Hz~999999Hz。閘門時間越長 ,得到的頻率值就越準(zhǔn)確 ,但閘門時間越長 ,則每測一次頻率的間隔就越長。通常情況下計算每秒內(nèi)待測信號的脈沖個數(shù) ,即閘門時間為1s。 所謂頻率，就是周期性信號在單位時間內(nèi)的變化次數(shù)。 2 設(shè)計思路 在電子技術(shù)中，頻率是最基本的參數(shù)之一，并且與許多電參量的測量方案、測量結(jié)果都有十分密切的關(guān)系，因此，頻率的測量就顯得更為重要。隨著現(xiàn)場可編程門陣列 FPGA 的廣泛應(yīng)用，以 EDA工具作為開發(fā)手段，運用 VHDL 等硬件描述語言語言，將使整個系統(tǒng)大大簡化，提高了系統(tǒng)的整體性能和可靠性。 關(guān)鍵字 ： EDA、頻率計、信號、仿真 數(shù)字頻率計的設(shè)計 IV 目錄 1 引言 .......................................................................................................................... 1 2 設(shè)計思路 .................................................................................................................. 1 3 設(shè)計分析 .................................................................................................................. 2 3． 1 測頻信號發(fā)生器 ........................................................................................... 2 3. 2 計數(shù)器 ........................................................................................................... 2 3. 3 數(shù)碼管顯示 ................................................................................................... 2 4 各模塊的程序及電路圖 .......................................................................................... 2 4． 1 分頻器模塊 ................................................................................................. 2 4. 2 計數(shù)器模塊 ................................................................................................... 3 4. 3 七段數(shù)碼管顯示模塊 ................................................................................... 4 5 各模塊的仿真圖 ...................................................................................................... 5 5． 1 分頻器模塊 ................................................................................................... 5 5. 2 計數(shù)器模塊 ................................................................................................... 5 5． 3 七段數(shù)碼管顯示模塊 ................................................................................... 6 6 總結(jié) .......................................................................................................................... 7 7 心得體會 .................................................................................................................. 7 8 參考文獻 .................................................................................................................. 8 1 1 引言 EDA 技術(shù)是以大規(guī)模可編程邏輯器件為設(shè)計載體 ,以硬件語言為系統(tǒng)邏輯描述的主要方式 ,以計算機、大規(guī)模可編程邏輯器件的開發(fā)軟件及實驗開發(fā)系統(tǒng)為設(shè)計工具 ,通過有關(guān)的開發(fā)軟件 ,自動完成用軟件設(shè)計的電子系統(tǒng)到硬件系統(tǒng)的設(shè)計 ,最終形成集成電子系統(tǒng)或?qū)Ｓ眉尚酒囊婚T新技術(shù)， 其設(shè)計的靈活性使得 EDA 技術(shù)得以快速發(fā)展和廣泛應(yīng)用。本文采用計算機軟件 MAXPLUS 2進行頻率計的設(shè)計， 測量信號在 1s時間的周期數(shù) 來得到信號的頻率。 數(shù)字頻率計的設(shè)計 I EDA 論文 成績評定表 學(xué)院名稱 ： 電氣工程學(xué)院 專業(yè)班級 ： 自動化 0801 班 學(xué)生姓名 ： 學(xué) 號 ： 指導(dǎo)教師 ： 成績 : 2020 年 11 月 23 日 數(shù)字頻率計的設(shè)計 II EDA 論 文 專 業(yè) 班 級 ： 自動化 0801 班 學(xué) 生 姓 名 ： 學(xué) 號 ： 指 導(dǎo) 教 師 ： 數(shù)字頻率計的設(shè)計 III 數(shù)字頻率計的 設(shè)計 摘要 :頻率計又稱為 頻率計數(shù)器 ，是一種專門對被測信號頻率進行測量的 電子測量器 。 頻率計最基本的工作原理為：當(dāng)被測信號在特定時間段 T內(nèi)的周期個 數(shù)為 N 時，則被測信號的頻率 f=N/T。本文所設(shè)計的頻率計設(shè) 計思路簡單，可操作性強，具有很好的實際意義。 數(shù)字頻率計是數(shù)字電路中的一個典型應(yīng)用，實際的硬件設(shè)計用到的器件較多，連線比較復(fù)雜，而且會產(chǎn)生比較大的延時，造成測量誤差、可靠性差。 本文以 Max + Plus Ⅱ軟件為設(shè)計平臺 ，運用VHDL 語言 實現(xiàn)數(shù)字頻率計的整體設(shè)計。 測量頻率的方法有多種 ,其中電子計數(shù)器測量頻率具有精度高、使用方便、測量迅速，以及便于實現(xiàn)測量過程自動化等優(yōu)點，是頻率測量的重要手段之一。 頻率計的基本原理是用一個頻率穩(wěn)定度高的頻率源作為基準(zhǔn)時鐘 ,對比測量其他信號的頻率。閘門時間可以根據(jù)需要取值 ,大于或小于 1s 都可以。 閘門時間越短 ,測得的頻率值刷新就越快 ,但測得的頻率精度就 受影響。 圖 1 數(shù)字頻率計原理