【正文】 輯 時序邏輯的激勵函數(shù) Y、下一狀態(tài) Qn+輸出函數(shù) Z都是輸入信號 X和當(dāng)前狀態(tài) Qn的組合邏輯函數(shù)。 但功能冒險仍有可能出現(xiàn) ，因為功能冒險是由于多個輸入信號的不同步而產(chǎn)生。 由存儲器實現(xiàn)的組合邏輯電路不會出現(xiàn)邏輯冒險 ，因為不存在信號的多路傳輸。 ? 應(yīng)將各邏輯函數(shù)寫成最小項表達式。 ? 存儲器的各地址線 Ai(i=n1～ 0)由各變量依次 (按各變量在它們的最小項中高位至低位的排序 )連接。 ? 與 ROM不同， RAM是易失性存儲器件，存儲數(shù)據(jù)在器件掉電后丟失。 ? 動態(tài) RAM(DRAM： Dynamic RAM) ? DRAM的存儲數(shù)據(jù)的保存時間有限，工作中需定時進行刷新操作。 ? 因而， RAM也可被認為是一種 與運算固定、或運算可編程 的邏輯器件。 A0 A1 An1 R/W CS (I/O)0 (I/O)m1 地址線 讀 /寫控制 片選 字線 地址譯碼器 ?????? ?????? ?????? ?????? ?????? 讀寫控制邏輯 ?????? W0 W2n1 存儲 單元 陣列 存儲單元 存儲位 讀 / 寫數(shù)據(jù)線 位線 ? 在邏輯結(jié)構(gòu)上，與 ROM類似，也主要由地址譯碼器和存儲單元陣列構(gòu)成。 FRAM的寫入次數(shù)壽命也比 EPROM類的高得多 ，一般 EEPROM類的寫入次數(shù)壽命在十萬到一百萬次之間，而 FRAM已見有一億個億次的寫入壽命的報道。而后者通常在 ms數(shù)量級。 鐵電晶體材料的這一特性特別適用于 ROM。 可用一個來記憶邏輯０ ， 另一個記憶邏輯１ 。 當(dāng)鐵電晶體材料置于電場中 ， 晶陣中的每個自由浮動的中心原子會沿著電場方向運動 ， 從一種穩(wěn)定狀態(tài)到達另一種穩(wěn)定狀態(tài) 。 （ 5） FRAM（ 鐵電存儲器 ） FRAM是近年新發(fā)展起來的存儲器件 。在編程和擦除時 ， 閃速存儲器可一次對多個存儲單元同時完成 ， 因而閃速存儲器的存取速率比 EPROM、EEPROM快 。 而編程方法有 FN隧道效應(yīng)法和 CHE法兩類 ， 后者與 EPROM類似 ， 為一種 “ 溝道熱電子注入技術(shù) ” 。 閃速存儲器的隧道氧化物層較 EEPROM的更薄 。 （ 4） Flash Memory （ 閃速存儲器 ） 閃速存儲器的結(jié)構(gòu)與 EPROM、 EEPROM相似 ， 也為雙柵極 MOS管結(jié)構(gòu) 。這給使用者帶來了方便，也給 ISP（ In System Programmability 在系統(tǒng)編程）建立了基礎(chǔ)。 N+ 多晶硅 擴散層 介質(zhì)層 氧化物 圖 T1 圖 MOS管 圖 D S G2 P 襯底 N＋ N＋ D S G2 G1 SiO2 窗口 浮柵 G1 Y T2 Di 字線 位線 X （ 2） EPROM(Erasable PROM 可改寫 PROM) EPROM可經(jīng)紫外線照射擦除所存儲的數(shù)據(jù)，擦除后可再次寫入，因而又稱為 UV－ EPROM（ UltraViolet EPROM）。連通電阻小于1KΩ。反熔絲相當(dāng)于生長在 n＋ 擴散層和多晶硅（兩個導(dǎo)電材料層）之間的介質(zhì)層，這一介質(zhì)層在器件出廠時呈現(xiàn)很高的電阻，使兩個導(dǎo)電層間絕緣。在寫入信息時，對需要寫“ 0”的位控制其晶體管發(fā)射極使其流過較大的電流，使與發(fā)射極連接的熔斷絲燒斷。 ROM的種類 （ 1） 熔絲型和反熔絲型 PROM 一次編程性 ROM，數(shù)據(jù)一經(jīng)寫入便不能更改 。 圖 接關(guān)系 。將二進制碼A3A2A1A0連接 ROM的地址線，由ROM的輸出數(shù)據(jù)線得到循環(huán)碼D3D2D1D0 。 二進制碼 A3 A2 A1 A0 循環(huán)碼 D3 D2 D1 D0 0 0 0 0 0 0 0 1 0 0 1 0 0 0 1 1 0 1 0 0 0 1 0 1 0 1 1 0 0 1 1 1 1 0 0 0 1 0 0 1 1 0 1 0 1 0 1 1 1 1 0 0 1 1 0 1 1 1 1 0 1 1 1 1 0 0 0 0 0 0 0 1 0 0 1 1 0 0 1 0 0 1 1 0 0 1 1 1 0 1 0 1 0 1 0 0 1 1 0 0 1 1 0 1 1 1 1 1 1 1 1 0 1 0 1 0 1 0 1 1 1 0 0 1 1 0 0 0 [例 ] 用 ROM實現(xiàn)四位 自然 二進制碼與循環(huán)碼的轉(zhuǎn)換電路 解：四位二進制碼 A3A2A1A0與循環(huán)碼D3D2D1D0的轉(zhuǎn)換真值表如表 71。 D0 = W0﹒ 1 + W1﹒ 0 + W2﹒ 0 + W3﹒ 1 D1 = W0﹒ 1 + W1﹒ 1 + W2﹒ 0 + W3﹒ 1 D2 = W0﹒ 1 + W1﹒ 0 + W2﹒ 1 + W3﹒ 0 D3 = W0﹒ 0 + W1﹒ 1 + W2﹒ 1 + W3﹒ 0 ROM是一種 與運算固定 ， 或運算可編程 的器件 ， 可作為 PLD用于實現(xiàn) n個輸入變量的多輸出 （ 最多 m個 ）組合函數(shù) 。同一位線上的各存儲位呈或運算關(guān)系。 這個與運算陣列在 ROM中是固定制備的 。 ROM中的地址譯碼器用 2n條輸出字線表達 n位地址線上變量的編碼 ， 譯碼的規(guī)則是每條字線 （ Wi） 對應(yīng) n位地址變量的一個最小項 ， 它給出 n位地址變量的全部最小項 （ Wi ， i=0～ 2n1） 。 ROM中存儲的信息可由制造廠家一次性制作進去，也可由用戶寫入，后者稱為PROM （ Programmable ROM）。 0單 元1單 元i單 元單元2 － 1nWWWWD D D01in2 － 101b － 1位線存儲單元...............字線輸出數(shù)據(jù)輸1AA器...地入址譯0n － 1地碼址A... 圖 一個 n= m=4的CMOSROM的結(jié)構(gòu)。輸入給 ROM的為 n條地址線（例如 10條），地址線經(jīng)地址譯碼器給出 2n條字線，每條字線 (Wi)尋址一個存儲單元。 1. ROM的內(nèi)部結(jié)構(gòu) 由地址譯碼器和存儲矩陣組成 。 也是采用浮柵技術(shù)生產(chǎn)的可編程 ROM， 但是構(gòu)成其存儲單元的是隧道 MOS管 ， 是用電擦除 ， 并且擦除的速度要快的多 （ 一般為毫秒數(shù)量級 ） 。 也是采用浮柵型 MOS管 ， 存儲器中數(shù)據(jù)的擦除和寫入是分開進行的 ， 數(shù)據(jù)寫入方式與 EPROM相同 ，一般一只芯片可以擦除 /寫入 100次以上 。 其內(nèi)容可通過紫外線照射而被擦除 ， 可多次編程 。 （ 3） 光可擦除可編程 ROM（ EPROM） 。 一 ． ROM的分類 按照數(shù)據(jù)寫入方式特點不同 ， ROM可分為以下幾種： （ 1） 固定 ROM。 ROM （ 2） 一次性可編程 ROM（ PROM） 。第七章 可編程邏輯器件 王瑩 博士 北京郵電大學(xué)電信工程學(xué)院 本章內(nèi)容 ROM（ Read Only Memory:只讀存儲器 ） PLA、 PAL、 GAL EPLD （ Erasable PLD：可擦除的可編程邏輯器件） CPLD/FPGA FPGA PLD的組成 可編程邏輯器件（ Programmable Logic Device，簡稱PLD ），它的組成為： ? 邏輯單元 ? 互連線單元 ? 輸入 /輸出單元 各單元的功能及相互連接關(guān)系都可經(jīng)編程設(shè)置。借助 EDA（ Electronic Design Automation）工具軟件，PLD可為數(shù)字系統(tǒng)設(shè)計者提供靈活而強大的處理能力。 出廠時 ， 存儲內(nèi)容全為 1（ 或全為 0） ， 用戶可根據(jù)自己的需要編程 ， 但只能編程一次 。 廠家把數(shù)據(jù)寫入存儲器中 ， 用戶無法進行任何修改 。 采用浮柵技術(shù)生產(chǎn)的可編程存儲器 。 （ 5） 快閃存儲器 （ Flash Memory） 。 （ 4） 電可擦除可編程 ROM（ E2PROM） 。 E2PROM的電擦除過程就是改寫過程 ， 它具有 ROM的非易失性 ， 又具備類似 RAM的功能 ， 可以隨時改寫 （ 可重復(fù)擦寫 1萬次以上 ） 。 ROM由若干存儲單元（字）組成，每一單元存儲了 m個二進制位（例如 8位）。被尋址的存儲單元通過 m條位線（ Dj）將存儲的 0、 1信息送出 ROM。圖中可見 2n＝ 4個存儲單元中存儲的 0信息和 MOS管的有、無的對應(yīng)關(guān)系。 W1 W0 地 址 譯 碼 器 +VDD 字線 Wi 位線 Dj D3 D2 D1 D0 A0 A1 0111 1010 1100 0011 W2 W3 地址線 圖 CMOSROM的結(jié)構(gòu)示例例 存儲單元 0 存儲單元 1 存儲單元 2 存儲單元 3 CS 片選 ROM的工作原理 由地址譯碼器和或門存儲矩陣組成 。 在任何時刻 ， 各 Wi中必有一個 、 只有一個有效 。 010 AAW ??011 AAW ??012 AAW ??013 AAW ??各存儲單元中具有相同位權(quán)的存儲 MOS管的漏極輸出連接在同一條輸出數(shù)據(jù)線（位線 Dj）上。 由于 ROM存儲的 0、 1信息可根據(jù)需要制作進入或由用戶寫入，因而說 ROM中的存儲矩陣是一個可編程的或運算陣列。 在實現(xiàn)組合函數(shù)時 ， 將函數(shù)式整理為最小項表達式并由此決定 ROM存