數(shù)字頻率計(jì)——eda課程設(shè)計(jì)說(shuō)明-展示頁(yè)
2025-04-21 06:51本頁(yè)面
【正文】 模塊為一分頻程序，用以對(duì)方波頻率測(cè)試。圖11 系統(tǒng)原理圖系統(tǒng)原理圖如圖11所示，其實(shí)現(xiàn)過(guò)程為：欲測(cè)試的方波信號(hào)首先通過(guò)分頻模塊，產(chǎn)生10倍，100倍，1000倍及本來(lái)方波信號(hào)共四路方波信號(hào)，四路信號(hào)送入位選功能模塊，通過(guò)四個(gè)輸入按鍵控制經(jīng)過(guò)分頻處理后的四路方波的選擇，此兩個(gè)模塊即實(shí)現(xiàn)四個(gè)測(cè)試檔位的功能。 系統(tǒng)原理該程序通過(guò)元件例化實(shí)現(xiàn)，共分成五個(gè)部分程序，分別為分頻（fp）程序、位選（wx）程序、時(shí)鐘（sz）程序、計(jì)數(shù)（js）程序、BCD轉(zhuǎn)換（bcd）程序。本次設(shè)計(jì)中所使用的平臺(tái)正是QuartusⅡ，它是Altera公司提供的一套集成了編譯、布局布線(xiàn)和仿真工具在內(nèi)的綜合開(kāi)發(fā)環(huán)境。比較常見(jiàn)的是Altera公司的QuartusⅡ開(kāi)發(fā)平臺(tái)和Xilinx公司的ISE開(kāi)發(fā)平臺(tái)。在VHDL中，只有在進(jìn)程(PROCESS)、函數(shù)(FUNCTION)和過(guò)程(PROCEDURE)內(nèi)部的語(yǔ)句才是順序執(zhí)行的。VHDL兩個(gè)最直接的應(yīng)用領(lǐng)域是可編程邏輯器件(PLD)和專(zhuān)用集成電路(ASIC)，其中可編程邏輯器件包括復(fù)雜可編程邏輯器件(CPLD)和現(xiàn)場(chǎng)可編程門(mén)陣列(FPGA)。然而，值得注意的是，盡管所有VHDL代碼都是可仿真的，但并不是所有代碼都能綜合。 VHDL介紹VHDL是一種硬件描述語(yǔ)言，它可以對(duì)電子電路和系統(tǒng)的行為進(jìn)行描述，基于這種描述，結(jié)合相關(guān)的軟件工具，可以得到所期望的實(shí)際電路與系統(tǒng)。需要利用VHDL（硬件描述語(yǔ)言）通過(guò)Quartus II編程軟件進(jìn)行程序的編寫(xiě)和調(diào)試、仿真。本次EDA課程設(shè)計(jì)題目為簡(jiǎn)易數(shù)字頻率計(jì)設(shè)計(jì)，實(shí)現(xiàn)對(duì)于1HZ10MHZ的方波信號(hào)進(jìn)行測(cè)量。 課程設(shè)計(jì)說(shuō)明書(shū) 1 總體介紹 課程介紹 EDA介紹EDA是電子設(shè)計(jì)自動(dòng)化（Electronic Design Automation）的縮寫(xiě)，在20世紀(jì)60年代中期從計(jì)算機(jī)輔助設(shè)計(jì)（CAD）、計(jì)算機(jī)輔助制造（CAM）、計(jì)算機(jī)輔助測(cè)試（CAT）和計(jì)算機(jī)輔助工程（CAE）的概念發(fā)展而來(lái)的。EDA技術(shù)就是以計(jì)算機(jī)為工具，設(shè)計(jì)者在EDA軟件平臺(tái)上，用硬件描述語(yǔ)言HDL完成設(shè)計(jì)文件，然后由計(jì)算機(jī)自動(dòng)地完成邏輯編譯、化簡(jiǎn)、分割、綜合、優(yōu)化、布局、布線(xiàn)和仿真，直至對(duì)于特定目標(biāo)芯片的適配編譯、邏輯映射和編程下載等工作。該頻率計(jì)包括4個(gè)不同的檔位，記憶功能，并具有總體的復(fù)位功能。并將程序下載到硬件上進(jìn)行實(shí)際觀(guān)測(cè)。使用VHDL語(yǔ)言描述的電路，可以進(jìn)行綜合和仿真。VHDL被廣泛使用的基本原因在于它是一種標(biāo)準(zhǔn)語(yǔ)言，是與工具和工藝無(wú)關(guān)的，從而可以方便地進(jìn)行移植和重用。關(guān)于VHDL最后要說(shuō)明的是：與常規(guī)的順序執(zhí)行的計(jì)算機(jī)程序不同，VHDL從根本上講是并發(fā)執(zhí)行的。目前有多種EDA工具支持采用VHDL進(jìn)行電路綜合、仿真以及實(shí)現(xiàn)。這些平臺(tái)中使用的綜合工具和仿真工具通常由專(zhuān)業(yè)的EDA廠(chǎng)商提供。它能完成從代碼輸入到編譯到仿真再到物理實(shí)現(xiàn)的全部設(shè)計(jì)流程。通過(guò)五個(gè)模塊相互配合實(shí)現(xiàn)簡(jiǎn)易數(shù)字頻率計(jì)的功能。該模塊所選擇的方波信號(hào)送入計(jì)數(shù)模塊，從而得到輸入方波的信號(hào)頻率，然后送入最后的BCD轉(zhuǎn)換模塊，將四位十進(jìn)制數(shù)據(jù)轉(zhuǎn)化成四組4位BCD碼。 系統(tǒng)原理轉(zhuǎn)換圖圖12 系統(tǒng)原理框圖本次簡(jiǎn)易數(shù)字頻率計(jì)設(shè)計(jì)系統(tǒng)共分為五個(gè)功能模塊，如上圖12所示，分別為分頻模塊，位選模塊，時(shí)鐘模塊，計(jì)數(shù)模塊和BCD碼轉(zhuǎn)換模塊。 系統(tǒng)封裝圖圖13 系統(tǒng)封裝圖系統(tǒng)封裝圖如圖13所示，其中fb為待測(cè)試的方波輸入端，clk為系統(tǒng)時(shí)鐘頻率輸入端，rst為復(fù)位端，k1為頻率計(jì)乘1檔端，k2為頻率計(jì)乘100檔，k3為頻率計(jì)乘1000檔。d1，d2，d3，d4分別輸出四位BCD碼，并通過(guò)數(shù)碼管顯示，分別表示千位，百位，十位，個(gè)位。2 程序設(shè)計(jì)系統(tǒng)通過(guò)通過(guò)元件例化實(shí)現(xiàn)，共包括五個(gè)分為和頂層文件，五個(gè)程序分別為分頻程序，位選程序，時(shí)鐘程序，計(jì)數(shù)程序，BCD碼的轉(zhuǎn)換程序。通過(guò)定義一個(gè)變量，以方波為時(shí)鐘進(jìn)行計(jì)數(shù)，該系統(tǒng)需要乘1檔，乘10檔，乘100檔，乘1000檔，即進(jìn)行10倍，100倍，1000倍的分頻，則需要程序中計(jì)數(shù)器計(jì)分別計(jì)數(shù)到5，50，500時(shí)對(duì)四路輸出信號(hào)進(jìn)行邏輯非運(yùn)算。該部分用以實(shí)現(xiàn)對(duì)預(yù)測(cè)試的方波進(jìn)行10倍，100倍，1000倍的分頻，以及本來(lái)方波信號(hào)共計(jì)四路方波信號(hào)的輸出。 位選程序 位選程序原理該部分程序包含復(fù)位端（rst），其中四個(gè)輸入信號(hào)ai，bi，ci，di分別接分頻程序的四路分頻后的方波信號(hào)，通過(guò)四個(gè)開(kāi)關(guān)控制端k1，k2，k3，k4分別選擇輸出信號(hào)的選擇，例如若k1為高電平，則fb0等于ai的輸入信號(hào)。位選程序封裝圖如圖23圖所示：圖23 位選程序封裝圖封裝圖中輸入信號(hào)ai，bi，ci，di為四路分頻后的方波信號(hào)，kkkk4分別對(duì)應(yīng)g1，g2，g3，g4四個(gè)信號(hào)輸出，該程序中復(fù)位端rst為高電平時(shí)，將kkkk4四個(gè)開(kāi)關(guān)控制端對(duì)應(yīng)的輸出信號(hào)gggg4分別置零，在硬件電路中用四個(gè)LED燈的亮滅表示，測(cè)量時(shí)必須有且僅有一個(gè)燈點(diǎn)亮，否則為違規(guī)操作，測(cè)量數(shù)據(jù)錯(cuò)誤。復(fù)位信號(hào)在前端有一正脈沖，即當(dāng)為高電平時(shí)，所有的輸出信號(hào)皆為低電平。則需要對(duì)輸入的時(shí)鐘頻率進(jìn)行分頻，本系統(tǒng)中選擇硬件中clk2引腳的8Hz時(shí)鐘，則需要對(duì)其進(jìn)行1
公司管理相關(guān)推薦
鄂ICP備17016276號(hào)-1