【正文】 ，可被配置成復(fù)用或非復(fù)用形式 提供一個時間參考，并能產(chǎn)生基于時間的報警來中斷 DSP 可以在軟件陷入循環(huán)有沒有受控退出的情況下，防止 系統(tǒng)死鎖 目前 VC550 VC550 VC5509各提供了 1個 USB接口 表 22 C55x片內(nèi)外設(shè)配置 外設(shè)或存儲器 5501 5502 5503 5506 5507 5509 5510 模數(shù)轉(zhuǎn)換器（ ADC ） 2/4 2/4 帶 DPLL 的時鐘產(chǎn)生器 APLL APLL DPLL Damp。 功能 : CPU中最主要的部分，是主要的數(shù)據(jù)處理部件 是 CPU和數(shù)據(jù)空間或 I/O空間之間傳輸所有數(shù)據(jù)的中間媒介 C55x存儲器配置 ? 存儲空間 ? 支持的存儲器類型 ? 特點 片內(nèi)存儲空間共有352KB（ 176K字） 。 1個 40位的 ALU。 附加 16位 ALU和 1組寄存器 功能 : 產(chǎn)生讀 /寫數(shù)據(jù)空間地址，并送到 BAB、 CAB、 DAB總線 組成 : 1個 40位的筒形移位寄存器（ barrel shifter） 。 由指令譯碼器解釋指令，再把指令流傳給其它的工作單元 ? 指令緩沖單元（ I單元） ? 程序流單元（ P單元） ? 地址 數(shù)據(jù)流單元（ A單元） ? 數(shù)據(jù)運算單元（ D單元） ? 存儲器接口單元（ M單元） 組成 : 程序地址發(fā)生器 。 指令譯碼器。? TMS320C55x的總體結(jié)構(gòu) ? 封裝和引腳功能 ? CPU結(jié)構(gòu) ? CPU寄存器 ? 存儲空間和 I/O空間 ? 堆棧操作 ? 中斷和復(fù)位操作 第 2章 TMS320C55x的硬件結(jié)構(gòu) TMS320C55x的總體結(jié)構(gòu) ? C55x芯片由 CPU、存儲空間、片內(nèi)外設(shè)組成 ? 不同芯片體系結(jié)構(gòu)相同，具有相同的 CPU，片上存儲器和外圍電路配置有所不同 M c B S PR T CI2CM M C / S DM c B S PW D O GT I M E RA / DG P I OT I M E RM c B S PM M C / S DD P L L U S B P L L U S BR O M3 2 K W電 源控 制內(nèi) 部存 儲 器接 口S A R A M9 6 K WD A R A M3 2 K WD M A控 制 器E H P IG P I O A程 序 流單 元( P u n i t )地 址 數(shù) 據(jù) 流單 元（ A u n i t ）數(shù) 據(jù) 運 算單 元( D u n i t )指 令 緩 沖 單 元（ I u n i t ）C 5 5 xC P U中 斷控 制仿 真控 制SDRAM控制信號異步存儲器控制信號通用地址和數(shù)據(jù)信號666227 / 82 / 4754 5 / 4 732外 設(shè) 總 線引 腳 的 數(shù) 量 視 不 同 封 裝 而 定數(shù) 據(jù) 讀 地 址 總 線 B [ B A B ] （ 2 4 ）數(shù) 據(jù) 讀 數(shù) 據(jù) 總 線 B [ B B ] （ 1 6 ）程 序 讀 地 址 總 線 P A B （ 2 4 ）程 序 讀 數(shù) 據(jù) 總 線 P B （ 3 2 ）數(shù) 據(jù) 讀 地 址 總 線 C [ C A B ] （ 2 4 ）數(shù) 據(jù) 讀 數(shù) 據(jù) 總 線 C [ C B ] （ 1 6 ）數(shù) 據(jù) 讀 數(shù) 據(jù) 總 線 D [ D A B ] （ 2 4 ）數(shù) 據(jù) 讀 數(shù) 據(jù) 總 線 D [ D B ] （ 1 6 ）數(shù) 據(jù) 寫 地 址 總 線 E [ E A B ] （ 2 4 ）數(shù) 據(jù) 寫 數(shù) 據(jù) 總 線 E [ E B ] （ 1 6 ）數(shù) 據(jù) 寫 數(shù) 據(jù) 總 線 F [ F A B ] （ 2 4 ）數(shù) 據(jù) 寫 數(shù) 據(jù) 總 線 F [ F B ] （ 1 6 ）圖21 TMS320VC5509A框圖 C55x CPU內(nèi)部總線結(jié)構(gòu) ? 內(nèi)部獨立總線 :12組 ? 程序地址總線（ PAB） :1組 ,24位 ? 程序數(shù)據(jù)總線（ PDB） :1組 ,32位 ? 數(shù)據(jù)讀地址總線（ BAB、 CAB、 DAB） :3組 ,24位 ? 數(shù)據(jù)讀總線（ BB、 CB、 DB） :3組， 16位 ? 數(shù)據(jù)寫地址總線（ EAB、 FAB） :2組， 24位 ? 數(shù)據(jù)寫總線（ EB、 FB） :2組 ,16位。 C55x的 CPU組成 組成 : 32 16位指令緩沖隊列 。 功能 : 接收程序代碼并放入指令緩沖隊列 。 程序控制邏輯 功能 : 產(chǎn)生所有程序空間地址，并送到 PAB總線 組成 : 數(shù)據(jù)地址產(chǎn)生電路 (DAGEN)。 2個乘加單元（ MAC） 。 若干寄存器。 外部存儲空間共有16MB （ 8M字） 異步 SRAM、 EPROM； 同步 DRAM； 同步突發(fā) SRAM 采用統(tǒng)一的程序 /地址空間存儲空間 。A PLL Damp。 ? 3種功能： ? HPI地址線[13:0] ? EMIF地址總線 [13:0] ? 通用輸入輸出 [13:0] ? D[15:0] ? C55x 內(nèi)核的并行雙向數(shù)據(jù)總線 D15～ D0 ? 2種功能： ? EMIF 數(shù)據(jù)總線 (EMIF. D[15:0]) ? HPI數(shù)據(jù)總線([15:0]) ? C0： EMIF異步存儲器讀選通 (EMIF. ) 或通用輸入輸出口 8 () ? C1： EMIF異步輸出使能（ EMIF. ） 或 HPI中斷輸出（ HPI. ） ? C2： EMIF異步存儲器寫選通 (EMIF. ) 或 HPI讀 /寫 (HPI. ) ? C3： EMIF數(shù)據(jù)輸入準(zhǔn)備就緒 (） 或 HPI輸出準(zhǔn)備就緒 () AREAOEHINTAWEHR? C4：存儲空間 CE0的 EMIF片選信號 (EMIF. ) 或通用輸入輸出口 9() ? C5：存儲空間 CE1的 EMIF片選信號 (EMIF. ) 或通用輸入輸出口 10() ? C6：存儲空間 CE2的 EMIF片選信號 (EMIF. ) 或 HPI訪問控制信號 0 () ? C7:存儲空間 CE3的 EMIF片選信號 (EMIF. ) 或通用輸入輸出口 11() 或 HPI訪問控制信號 1 () CE0CE1CE2CE3? C8: EMIF字節(jié)使能控制 0 (EMIF. ) 或 HPI 字節(jié) 辨識 (HPI. ) ? C9: EMIF字節(jié)使能控制 1 (EMIF. ) 或 HPI 字節(jié) 辨識 (HPI. ) ? C10: EMIF SDRAM行選通信號 (EMIF. ) 或 HPI地址選通信號 (HPI. ) 或通用輸入輸出口 12() BE0HBE0BE1HBE1SDRASHAS? C11: EMIF SDRAM列選通信號 (EMIF. ) 或 HPI片選輸入信號 (HPI. ) ? C12: EMIF SDRAM寫使能信號 (EMIF. ) 或 HPI數(shù)據(jù)選通信號 1 (HPI. ) ? C13: SDRAM A10地址線 () 或通用輸入輸出口 13 () ? C14： SDRAM存儲器時鐘信號 () 或 HPI數(shù)據(jù)選通信號 2(HPI. ) SDCASHCSHDS2SDWEHDS12. 初始化、中斷和復(fù)位引腳 ? ? IN T [ 4 : 0 ]外部中斷請求信號； 為可屏蔽中斷，并且可由中斷使能寄存器 (IER)和中斷方式位屏蔽； 可以通過中斷標(biāo)志寄存器 (IFR)進(jìn)行查詢和復(fù)位 R E S E T 復(fù)位信號，低電平有效； 使 DSP終止程序執(zhí)行并且使程序計數(shù)器指向 FF8000h處。 為輸出信號，用于配置其它處理器的復(fù)用狀態(tài)或者作為通用輸出引腳； 指令 BSET XF可以使 XF輸出電平為高； 指令 BCLR XF 可以使 XF輸出電平為低； 加載 ST1. XF位可以控制 XF輸出電平。 由內(nèi)部系統(tǒng)振蕩器到晶體的輸出引腳； 若不使用內(nèi)部振蕩器時， X1引腳懸空； 當(dāng) /OFF為低， X1不會處于高阻狀態(tài) 定時器 T0 輸入 /輸出； 當(dāng)作為定時器 T0的輸出時 , 計數(shù)器減少到 0， TIN/TOUT0 信號輸出一個脈沖或者狀態(tài)發(fā)生改變； 當(dāng)作為輸入時， TIN/TOUT0為內(nèi)部定時器模塊提供時鐘； 復(fù)位時，此引腳配置為輸入引腳。定時器 T1信號不能提供輸出。 ? RTCINX2 ? 實時時鐘振蕩器輸出。 ? SCL ? I2C (雙向 ) 時鐘信號 ? 復(fù)位時，此引腳處于高阻狀態(tài)。 ? CLKR0 ? DR0 ? FSR0 ? CLKX0 ? DX0 ? FSX0 McBSP0串行接收器的串行移位時鐘 McBSP0數(shù)據(jù)接收信號 McBSP0接收幀同步信號，初始化DR0的數(shù)據(jù)接收 McBSP0發(fā)送時鐘信號，為串行發(fā)送器的串行發(fā)送時鐘。 McBSP0發(fā)送幀同步信號，初始化 DX0的數(shù)據(jù)發(fā)送。 復(fù)位時被配置為 McBSP1 數(shù)據(jù)接收信號或者 SD1的數(shù)據(jù)信號 1。復(fù)位時被配置為 McBSP1數(shù)據(jù)發(fā)送信號或者 MMC/SD1串行時鐘信號 。 復(fù)位時被配置為 McBSP1發(fā)送幀同步信號或者 SD1數(shù)據(jù)信號 3。 復(fù)位時被配置為 McBSP2 數(shù)據(jù)接收信號或者 SD2的數(shù)據(jù)信號 1。復(fù)位時被配置為 McBSP2數(shù)據(jù)發(fā)送信號或者 MMC/SD2串行時鐘信號 。 復(fù)位時被配置為 McBSP2發(fā)送幀同步信號或者 SD2數(shù)據(jù)信號 3。 VC5509A BGA有 4個 10位 A/D 接口 . /仿真引腳 ? TCK： IEEE 標(biāo)準(zhǔn) 測試 時鐘 輸入 引腳。 ? TDO： IEEE 標(biāo)準(zhǔn) 數(shù)據(jù) 輸出 信號。 ? /TRST： IEEE 標(biāo)準(zhǔn) 。 ? EMU1//OFF ? 數(shù)字電源， +，專為 CPU內(nèi)核提供電源。 ? 數(shù)字電源， +，專為 USB 模塊的 I/O引腳（ DP, DN和 PU）提供電源。專為 USB PLL提供電源。專為 RTC模塊的 I/O引腳提供電源。專為 RTC模塊提供電源。 ? 模擬電源，專為 10位 A/D模塊提供電源。 ? 模擬數(shù)字地， 10位 A/D模塊的數(shù)字部分接地引腳。 SSVDDAVSSAVSSADVSSU S B P L L V C55x的 CPU結(jié)構(gòu) ? 存儲器接口單元（ M單元） ? 指令緩沖單元（ I單元） ? 程序流單元（ P單元） ? 地址數(shù)據(jù)流單元（ A單元） ? 數(shù)據(jù)計算單元（ D單元） ? 內(nèi)部地址總線與數(shù)據(jù)總線 圖 23 C55x的 CPU結(jié)構(gòu)框圖 讀數(shù)據(jù)的數(shù)據(jù)總線 BB , CB , DB （ 每組 16 位 )讀程序的數(shù)據(jù)總線 PB （ 每組 32 位 )讀數(shù)據(jù)的地址總線 BAB , CAB , DAB （ 每組 24 位 )M 單元I 單元P 單元 A 單元 D 單元寫數(shù)據(jù)的地址總線 EAB , FAB （ 每組 24 位 )寫數(shù)據(jù)的數(shù)據(jù)總線 EB , FB （ 每組 16 位 )CPU外部數(shù)據(jù)總線外部程序總線讀程序的地址總線 PAB （ 每組 24 位 ) 存儲器接口單元（ M單元） ? 內(nèi)部數(shù)據(jù)流、指令流接口 ? 管理所有來自 CPU、數(shù)據(jù)空間或 I/O空間的數(shù)據(jù)和指令 ? 負(fù)責(zé) CPU和數(shù)據(jù)空間以及或 CPU和 I/O空間的數(shù)據(jù)傳輸 指令緩沖單元（ I單元） 程序讀數(shù)據(jù)總線 PB （ 4 字節(jié)代碼 )M 單元指令緩沖隊列（ 64 字節(jié) )指令解碼器P 單元A 單元D 單元I 單元圖 24 I單元結(jié)構(gòu)框圖 每個機器周期， PB從程序空間傳送 32