【正文】 P、 T 同時為 1 !! 否則，Q端保持 清除 置入 A B C D 時鐘 允許 P 允許 T QA QB QC QD 串行進 位輸出 輸出 數(shù)據(jù) 輸入 進位信號 RC的形成條件 用一片 74LS163構成六進制計數(shù)器。 計數(shù)器 74LS163，不但計數(shù)方式是同步的，而且它的清零方式 也是同步的 ：即使控制端 CLR＝ 0 ，清零目的真正實現(xiàn)還需等待下一個時鐘脈沖的上升沿到來以后才能夠變?yōu)楝F(xiàn)實。 應該在 QDQCQBQA QDQCQBQA ＝ 0010 0100 時清零。 1 1 例 . 用 74LS160構成二十四進制計數(shù)器。 QD QC QB QA 0 0 0 0 0 0 0 1 0 0 1 0 0 0 1 1 0 1 0 0 0 1 0 1 六個 穩(wěn)態(tài) 準備置零 置數(shù)法 1： 說明： 0101狀態(tài)占一個 CP脈沖，要算在計數(shù)循環(huán)中。 QD QC QB QA 0 0 0 0 0 0 0 1 0 0 1 0 0 0 1 1 0 1 0 0 0 1 0 1 六個 穩(wěn)態(tài) 清零 復位法 0 1 1 0 +5V ET EP RC A B C D QB QC QD QA LD CLR 74LS160 CP amp。 異步置數(shù)： 與時鐘脈沖 CP沒有任何關系，只要異步置數(shù)控制端出現(xiàn) 置數(shù)信號，并行數(shù)據(jù)便立刻被置入。 異步清零： 清零信號直接輸入到清零端。高位觸發(fā)器的狀態(tài)翻轉必須在低一位觸發(fā)器產(chǎn)生進位信號（加計數(shù)）或借位信號（減計數(shù)）之后才能實現(xiàn)。 異步計數(shù)器： 也稱串行計數(shù)器。數(shù)字鬧鐘 主要內(nèi)容 ? 課設內(nèi)容及要求 ? 設計方案 ? 電路設計與器件選擇 ? 整機電路 課設內(nèi)容及要求 ? 設計任務 ? 設計并制作一個帶有校時功能，可定時起鬧的數(shù)字鐘 ? 設計指標 ? “時”、“分”十進制顯示，“秒”使用分個位顯示數(shù)碼管上的 DP點閃爍顯示 ? 計時以 24小時為周期 ? 校時功能 ? 預設時間啟動鬧鐘，精確到小時 ? 設計方案 ? 系統(tǒng)組成： ? 秒信號發(fā)生器：由 LM555構成多諧振蕩器 ? 走時電路：計數(shù)器和與非門組成 ? 校時電路：秒信號調(diào)節(jié) ? 鬧鐘電路：跳線的方法 由計數(shù)器、譯碼器、組合邏輯電路、單穩(wěn)態(tài)電路組成 ? 顯示電路：譯碼器 數(shù)碼管 ? 完整的電路框圖：見 P178頁圖 436 電路設計與器件選擇 秒信號發(fā)生器 555定時器的工作原理 一、內(nèi)部電路組成 內(nèi)部電路組成 : (1)分壓器 (3個 R) (2)電壓比較器 (A A2） (3)RS觸發(fā)器 (4)反相器 (5)晶體管 T + – A1 + – A2 R S Q Q TR CV TH RD T VCC UO 6 GND 5 4 3 2 1 7 8 D R R R 1端 GND 地 2端 TR 低電平觸發(fā)輸入 3端 UO 輸出 4端 RD 直接清 0 5端 CV 電壓控制，不用 時經(jīng) ?F電容 接地 6端 TH 高電平觸發(fā)輸入 7端 D 三極管集電極 8端 VCC 電源 (~18V) 二、引腳功能 + – A1 + – A2 R S Q Q TR CV TH RD T VCC UO 6 GND 5 4 3 2 1 7 8 D R R R 由 555定時器構成多諧振蕩器 + – A1 + – A2 R S Q Q TR CO TH RD T VCC UO 6 GND 5 4 3 2 1 7 8 D R R R 8 4 5 6 2 7 3 1 555 +VCC uo R1 R2 C C1 + – uC TR TH 1 ,3 ,32 ??? oCCCC uVTRVTHT截止 30CCCVu???F 多諧振蕩器周期 8 4 5 6 2 7 3 1 555 +VCC uo R1 R2 C C1 + – uC TR TH 2ln)2(2ln2ln)(2122121CRRCRCRRttT???????周期 : 占空比 : Ttq 1?CuOu3/CCV3/2 CCV1t 2tT 提供秒脈沖 取 R1=,R2= C=220uF T≈1S 8 4 5 6 2 7 3 1