微機(jī)原理課件-第6章-展示頁
2025-01-29 05:31本頁面
【正文】 Q7 a b c d e f g DP 7406 8個(gè) 反相器 74LS273 Rx8 ≥1 74LS138 D0～ D7 IOW IOR Y0 Y1 amp。 輸入端口地址： 83FC、 83FD、 83FE、 83FF 編程： MOV DX,83FCH IN AL,DX 15 74LS273 作為輸出接口 系 統(tǒng) 總 線 信 號 D0 D0 D7 D7 ~ ~ A0 A1 A2 A3 A4 A5 A6 A7 IOW amp。 優(yōu)點(diǎn)；可以用訪問內(nèi)存的方法來訪問 I/O端口。 5 數(shù)據(jù)緩存器 DR 狀態(tài)寄存器 SR 控制寄存器 CR CPU I/O設(shè)備 數(shù)據(jù) 狀態(tài) 控制 數(shù)據(jù) 地址 IO/M IOR IOW 控制邏輯 數(shù)據(jù)緩沖器： CPU與外設(shè)交換數(shù)據(jù)信息，也叫數(shù)據(jù)端口； 狀態(tài)寄存器：保存外設(shè)當(dāng)前的狀態(tài)信息，也叫狀態(tài)端口； 控制寄存器： CPU向 外設(shè)發(fā)出的 控制信息， 也叫控制端口 ； 6 I/O接口的編址方式 常用的編址方式有兩種： 與存儲器統(tǒng)一編址方式； I/O端口獨(dú)立編址方式。 CPU通過接口輸入輸出數(shù)據(jù)、檢測和管理外設(shè)的工作狀態(tài)；設(shè)備通過接口向 CPU發(fā)中斷請求； 命令、數(shù)據(jù)、狀態(tài)的緩沖與鎖 存 CPU與設(shè)備的速度差異，使接口應(yīng)具備數(shù)據(jù)鎖存與緩沖的能力，保證 CPU與設(shè)備之間信息交換的同步。1 第 6章 輸入輸出和中斷技術(shù) 2 接口 計(jì)算機(jī)外部設(shè)備種類較多：有機(jī)械的 、 電子的 、機(jī)電和磁電相結(jié)合的 ， 如鍵盤 、 磁盤 、 打印機(jī) 、 顯示器等； 外設(shè)的信號種類：數(shù)字量、模擬量、開關(guān)量等 ? 需要解決的問題： ? 傳送速度的匹配； ? 信號形式的匹配； ? 信號電平和驅(qū)動(dòng)能力； ? 信息格式； ? 時(shí)序匹配； 3 如果高速的微處理器與外設(shè)能夠協(xié)調(diào)的工作，就要有一個(gè)具有數(shù)據(jù)緩沖和鎖存能力、數(shù)據(jù)格式轉(zhuǎn)換能力、提供外設(shè)狀態(tài)和定時(shí)控制能力的連接電路，我們把它叫做 輸入輸出接口 。 4 2. 接口功能 I/O接口地址譯碼 CPU通過地址來選擇設(shè)備，設(shè)備的接口必須具備地址譯碼的能力，產(chǎn)生設(shè)備選中信號； 數(shù)據(jù)的輸入輸出 CPU與外設(shè)交換的信息有三種： 數(shù)據(jù)、狀態(tài)、控制信息。 信息格式、電平的轉(zhuǎn)換 完成數(shù)據(jù)的串／并、并／串、數(shù)字量／模擬量、模擬量／數(shù)字量之間的轉(zhuǎn)換。 一、與存儲器統(tǒng)一編址 將存儲器的存儲單元與外設(shè)的端口統(tǒng)一編址，即一個(gè)端口與一個(gè)存儲器單元等同看待；通常為一個(gè)外設(shè)的各個(gè)端口分配連續(xù)的地址。所有用于內(nèi)存的指令都可以用于外設(shè)，不需要專門的 I/O指令； 缺點(diǎn)：外設(shè)占用了部分地址空間，減少了內(nèi)存可用的地址范圍； 7 二、 I/O端口獨(dú)立編址 內(nèi)存地址空間和外設(shè)地址空間是相互獨(dú)立的；訪問I/O端口有專門的控制信號； CPU采用專用指令對 I/O端口進(jìn)行訪問（ IN 、 OUT)； I/O獨(dú)立編址尋址方式 FFFFH 0000H ? ? ? ? IOW IOR MEMR MEMW I/O CPU 00000H FFFFFH ? ? ? ? MEM 1M 64K 8 +5V 時(shí)鐘發(fā)生器 RES 8284 CLK RESET 8088 IO/M RD WR ALE A19～ A16 A15～ A8 AD7～ AD0 DT/R DEN STB OE STB OE STB OE 8282 8282 8282 8286 OE T IO/M RD WR A19 | A16 A15 | A8 A7 | A0 D7 | D0 系統(tǒng)總線信號 8088 +5V MN/MX READY 9 +5V 時(shí)鐘發(fā)生器 RES 8284 CLK RESET MN/MX A19～ A8 AD7～ AD0 DT/R DEN CLK STB OE 8282 8286 OE T S0 S1 S2 ALE INTA MEMR MEMW IOR IOW 8288 總線控制器 地址總線 數(shù)據(jù)總線 存儲器 I/O接口 ?8088 ?CPU S0 S1 S2 READY 10 8088CPU采用了 I/O端口 獨(dú)立編址 方式，它 使用地址信號線 A0~A15，最多能夠管理 64K個(gè)端口，地址范圍 0000H~FFFFH，有專用的控制信號 IOR和 IOW或 IO/M、 WR、 RD； I/O端口地址的譯碼 對只有單一端口的外設(shè)，應(yīng)采用全譯碼方式；對具有多個(gè) I/O端口的外設(shè)， 16位地址線的高位參與譯碼，低位用于區(qū)分端口； 11 數(shù)據(jù)的傳送 1. 并行傳送 2. 串行傳送 12 簡單接口的應(yīng)用舉例 接口 CPU I/O設(shè)備 數(shù)據(jù) 狀態(tài) 控制 數(shù)據(jù) 地址 控制 輸入接口要具有數(shù)據(jù)緩沖能力，通常接一個(gè)三態(tài)門，三態(tài)門具有 “ 通斷 ” 控制能力； 輸出接口要具有數(shù)據(jù)鎖存能力； 13 1 2 3 4 5 6 7 8 9 10 11 12 13 14 15 16 17 18 19 20 VCC 74LS244 E1 地線 E2 74LS244單向三態(tài)門驅(qū)動(dòng)器 三態(tài)門具有“通斷”控制能力 14 D0～ D7 74LS244 +5V K0 K1 K2 K3 K4 K5 K6 K7 DO0 ～ DO7 I0 I1 I2 I3 I4 I5 I6 I7 E1 E2 ≥1 IOR A2 A3 A4 A5 A6 A7 A8 A
教學(xué)課件相關(guān)推薦
鄂ICP備17016276號-1