用model技術(shù)公司的modelsim做分析設(shè)計(jì)-展示頁(yè)
2024-10-29 13:59本頁(yè)面
【正文】 ?也能選擇一個(gè)結(jié)構(gòu) ? Verilog – vsim top_level1 top_level2 ?仿真多個(gè) top級(jí)模塊 34 啟動(dòng)仿真器 (UI) 選擇仿真器的分辨率 選擇庫(kù) 選擇頂級(jí) module 或 entity/architecture 35 啟動(dòng)仿真器 (UI) 指定 SDF文件 使用定時(shí)值的等級(jí)的類型 (如果不是頂級(jí) ) 36 vsim 命令的參數(shù) ? 參數(shù) – t time_unit ?指定仿真的時(shí)間分辨率 ?單位可以是 {fs, ps, ns, ms, sec, min, hr} ?如果用了 Verilog的 ‘ timescale指令 , 將使用整個(gè)設(shè)計(jì)中的最小的時(shí)間精度 ?可選項(xiàng) (缺省是 ns) – sdfmin | sdftyp | sdfmax instance=sdf_filename ?注釋 SDF文件 ?可選項(xiàng) ?使用實(shí)例名也是可選項(xiàng) 。list 波形和列表窗口 13 ModelSim實(shí)現(xiàn)方法 ? 交互式的命令行 (Cmd) – 唯一的界面是控制臺(tái)的命令行 , 沒(méi)有用戶界面 ? 用戶界面 (UI) – 能接受菜單輸入和命令行輸入 – 課程主要討論 ? 批處理模式 – 從 DOS或 UNIX命令行運(yùn)行批處理文件 – 不討論 14 基本仿真步驟 1 ? 建立庫(kù) 2 ? 映射庫(kù)到物理目錄 3 ? 編譯源代碼 所有的 HDL代碼必須被編譯 Verilog和 VHDL是不同的 4 ? 啟動(dòng)仿真器 5 ? 執(zhí)行仿真 15 1 ? 建立 ModelSim庫(kù) UI) 從主菜單里面 : Design Create a New Library Cmd) 從 main, 記錄窗口 : ModelSim vlib 庫(kù)名 16 ModelSim 庫(kù) ? 包含編譯設(shè)計(jì)單元的目錄 – VHDL 和 Verilog 都被編譯到庫(kù)里 ? 兩個(gè)類型 – Working (缺省值 work) ?包含當(dāng)前被編譯的設(shè)計(jì)單元 ?編譯前必須建立一個(gè) working庫(kù) ?每個(gè)編譯只允許一個(gè) – Resource ?包含能被當(dāng)前編譯引用的設(shè)計(jì)單元 ?在編譯期間允許多個(gè) ? VHDL庫(kù)能通過(guò) LIBRARY和 USE子句引用 17 ModelSim 設(shè)計(jì)單元 ? 主要 – 在一個(gè)特定的庫(kù)中必須有唯一的名字 – VHDL ? Entities(實(shí)體 ) ? Package Declarations(包聲明 ) ? Configurations(結(jié)構(gòu) ) – Verilog ? Modules(模塊 ) ? User Defined Primitives (用戶定義原語(yǔ) ) ? 次要 – 在相同的庫(kù)里單元可以用一個(gè)普通名稱 – VHDL ? Architectures(體系 ) ? Package bodies – Verilog沒(méi)有次要單元 18 ? VHDL – Library std 包含 packages standard 和 textio ?這些 packages初學(xué)者不要去修改 ? IEEEpure – 包含唯一 IEEE 認(rèn)可的 std_logic_1164 packages – 用于仿真加速 ? IEEE – 包含預(yù)編譯的 Synopsys和 IEEE 算法包 – 給 std_logic的基本類型 – 用于仿真加速 VHDL 預(yù)先確定庫(kù) 19 vlib library_name 命令 ? 建立庫(kù) ? 缺省值是 work library_name _info any_verilog_module any_vhdl_unit _lock arch_name.dat arch_name.asm ? Where – Verilog module 或 VHDL entity的編碼格式 – Verilog 端口的 VHDL entity陳述 – arch_name.dat VHDL體系的編碼格式 – 和 arch_name.asm – 執(zhí)行代碼文件 20 建立庫(kù) (UI) 選擇 a new library only 和輸入庫(kù)名 這個(gè)命令在局部目錄建立一個(gè)庫(kù)子目錄 vlib lpm_sim 21 映射邏輯庫(kù)名 ? 必須映射一個(gè)邏輯庫(kù)名到庫(kù)路徑 (定位 ) – 在庫(kù)路徑里的文件必須已經(jīng)被編譯 – 支持相對(duì)的 , 絕對(duì)的 , 和軟件路徑名 ? 需要庫(kù)在工作目錄里沒(méi)有定位 ? 用 vmap命令 22 2 ? 映射邏輯庫(kù)名 ? 語(yǔ)法 : vmap logical_name directory_path UI) 從主菜單 : Design Browse Libraries Design Create a New Library Cmd) 從主體的記錄窗口 : ModelSim vmap my_work c:/my_design/my_lib 23 映射現(xiàn)有的庫(kù) (UI) 選擇 a map to an existing library 和輸入庫(kù)名 瀏覽庫(kù)目錄 用這個(gè)命令可映射一個(gè)設(shè)計(jì)單元已經(jīng)預(yù)編譯的庫(kù)目錄 vmap lpm_sim c:/Quartus/library/lpm 24 映射現(xiàn)有的庫(kù) (UI) 選擇 a new library and a logical mapping to it a輸入庫(kù)名 這個(gè)命令在局部目錄建立一個(gè)庫(kù)目錄然后為它設(shè)立映射 vlib my_lib vmap my_lib my_lib 25 映射庫(kù) (UI) 用 Add 按鈕建立一個(gè)新的庫(kù)和映射 26 其他的庫(kù)命令 ? vdel – 從指定的庫(kù)中刪除一個(gè)完整的庫(kù)或者一個(gè)設(shè)計(jì)單元 – UI) Design Library Browser (刪除庫(kù)或
教學(xué)課件相關(guān)推薦
鄂ICP備17016276號(hào)-1