【正文】 令字寫(xiě)入寄存器 OCW1~OCW3，它是由應(yīng)用程序設(shè)定的，用來(lái)對(duì)中斷處理過(guò)程進(jìn)行控制，在系統(tǒng)運(yùn)行過(guò)程中，操作命令字可以重新設(shè)置。 03:49 16 構(gòu) 三、 8259A的中斷管理方式 圖 7－ 12 8259A的編程結(jié)構(gòu) 03:49 17 ? 中斷管理方式是通過(guò) 8259A初始化時(shí)寫(xiě)入初始化命令字和操作命令字來(lái)設(shè)置的。 ? 當(dāng) CPU第二個(gè) INTA信號(hào)到來(lái)，控制 8259A送出中斷類(lèi)型號(hào)，使 CPU轉(zhuǎn)入中斷服務(wù)子程序。 03:49 15 ? 根據(jù)中斷請(qǐng)求寄存器 IRR的置位情況和中斷屏蔽寄存器IMR的設(shè)置的情況，通過(guò)優(yōu)先級(jí)判別器 PR判定優(yōu)先級(jí)，向 8259A內(nèi)部及其它部件發(fā)出控制信號(hào)。 ? 某個(gè) IR端的中斷請(qǐng)求被 CPU響應(yīng)后，當(dāng) CPU發(fā)出第一個(gè)INTA信號(hào)時(shí)， ISR寄存器中的相應(yīng)位置“ 1”，一直保持到該級(jí)中斷處理結(jié)束為止。 ? 當(dāng)出現(xiàn)多重中斷時(shí)， PR判定是否允許所出現(xiàn)的中斷去打斷正在處理的中斷，讓優(yōu)先級(jí)更高的中斷優(yōu)先處理。 ? 各個(gè)中斷屏蔽位是獨(dú)立的，屏蔽了優(yōu)先級(jí)高的中斷，不影響其它較低優(yōu)先級(jí)的中斷允許。 ? 當(dāng)用軟件編程使 IMR寄存器中某一位置“ 0”時(shí)，允許 IRR寄存器中相應(yīng)位的中斷請(qǐng)求進(jìn)入中斷優(yōu)先級(jí)判別器。 ? 當(dāng)中斷請(qǐng)求被響應(yīng)時(shí)， IRR的相應(yīng)位復(fù)位。 ? 當(dāng)某個(gè) IR端有中斷請(qǐng)求時(shí)， IRR相應(yīng)的某位置“ 1”。 ? 由初始化命令字 ICW4來(lái)設(shè)置緩沖方式或非緩沖方式 。 ? SP＝ 0，表示此 8259A為從片。 ? 非緩沖方式下， 8259A的 SP/EN端作輸入端，控制8259A作為主片還是從片。 ? 當(dāng) EN＝ 0時(shí)， 8259A控制數(shù)據(jù)從 8259A送到 CPU； ? 當(dāng) EN＝ 1時(shí)，控制數(shù)據(jù)從 CPU送到 8259A。 03:49 10 3. 級(jí)聯(lián)緩沖 /比較器 ① 緩沖方式 ：在多片 8259A級(jí)聯(lián)的系統(tǒng)中， 8259A通過(guò)總線(xiàn)驅(qū)動(dòng)器和數(shù)據(jù)總線(xiàn)相連，這就是緩沖方式。 注意： 8086系統(tǒng)中數(shù)據(jù)總線(xiàn)為 16位， CPU傳送數(shù)據(jù)時(shí)，低 8位數(shù)據(jù)總線(xiàn)傳送到偶地址端口，高 8位數(shù)據(jù)總線(xiàn)傳送到奇地址端口。這樣對(duì) CPU來(lái)說(shuō) A0＝ 0， A1可以為 1或?yàn)?0，CPU讀寫(xiě)始終是用偶地址。 03:49 9 ? 實(shí)際設(shè)計(jì)時(shí)， 8259A的 D7~D0與 CPU數(shù)據(jù)總線(xiàn)低 8位相連。 ? A0連地址總線(xiàn) A0或 A1，用來(lái)選擇 8259A的兩個(gè) I/O端口，一個(gè)為奇地址，另一個(gè)偶地址。 1. 數(shù)據(jù)總線(xiàn)緩沖器 2. 讀寫(xiě)控制電路 讀寫(xiě)控制電路接收 CPU送來(lái)的讀 /寫(xiě)命令 RD、 WR，片選信號(hào) CS及端口選擇信號(hào) A0 。 03:49 6 二、 內(nèi)部結(jié)構(gòu) 圖 7－ 11b 8259A內(nèi)部結(jié)構(gòu) 03:49 7 ?數(shù)據(jù)總線(xiàn)緩沖器是 8位雙向三態(tài)緩沖器，是 8259A與系統(tǒng)數(shù)據(jù)總線(xiàn)接口，通常連接低 8位數(shù)據(jù)總線(xiàn) D7~D0。 INTA： CPU給 8259A的中斷響應(yīng)信號(hào)，輸入。 ?作為輸出使用時(shí)，啟動(dòng) 8259A到 CPU之間的數(shù)據(jù)總線(xiàn)驅(qū)動(dòng)器。 03:49:53 5 SP/EN： 編程 /雙向使能緩沖。 8259A作主片時(shí)，為輸出線(xiàn)，作從片時(shí)，為輸入線(xiàn)。 INT：向 CPU發(fā)出的中斷請(qǐng)求信號(hào)，輸出，與 CPU的 INTR端相連。 CS：片選信號(hào)，輸入，通過(guò)譯碼電路與高位地址總線(xiàn)相連。 圖 7－ 11a 8259A芯片引腳 8259A 14 13 16 15 12 11 10 17 18 19 20 21 22 23 24 25 26 27 28 9 4 3 2 1 5 6 7 8 SP/EN CAS2 INT IR0 VCC(+5V) INTA GND CAS1 CAS0 IR1 IR2 IR3 IR4 IR5 IR6 IR7 A0 D7 D6 D5 D4 D3 D2 D1 D0 CS WR RD 03:49:53 4 RD：讀命令信號(hào)，輸入，低電平有效，用來(lái)控制數(shù)據(jù)由8259A讀到 CPU。 ?IR7~IR0：外設(shè)的中斷請(qǐng)求信號(hào)輸入端，輸入，中斷請(qǐng)求信號(hào)可以是電平觸發(fā)或邊沿觸發(fā)。 ?可以通過(guò)編程選擇多種不同工作方式。 ?每一級(jí)中斷可由程序單獨(dú)屏蔽或允許。2022年 2月 3日星期四 微型計(jì)算機(jī)原理與接口技術(shù) 第七章 微型計(jì)算機(jī)中斷系統(tǒng) 朱亞萍 杭州電子科技大學(xué)自動(dòng)化學(xué)院 03:49 2 167。 74 可編程中斷控制器 8259A 一、功能和引腳 ?具有 8級(jí)優(yōu)先級(jí)控制，通過(guò)級(jí)聯(lián)可以擴(kuò)展到 64級(jí)優(yōu)先級(jí)控制。 ?可提供中斷類(lèi)型號(hào)傳送給 CPU。 03:49 3 2. 引腳 ?D7~D0：雙向數(shù)據(jù)線(xiàn)，三態(tài)，它直接或通過(guò)總線(xiàn)驅(qū)動(dòng)器與系統(tǒng)的 數(shù)據(jù)總線(xiàn)相連。中斷級(jí)聯(lián)時(shí)，連接 8259A從片 INT端。 WR: 寫(xiě)命令信號(hào)，輸入，低電平有效，原來(lái)控制數(shù)據(jù)由CPU寫(xiě)到 8259A。 A0：選擇 8259A的兩個(gè)端口，輸入，連低位地址線(xiàn)。 CAS2~CAS0：雙向級(jí)聯(lián)信號(hào)線(xiàn)。與 SP/EN配合實(shí)現(xiàn) 8259A級(jí)聯(lián)。 ?作為輸入使用時(shí)，用來(lái)決定本片 8259A是主片還是從片：若 SP/EN=1，則為主片；若 SP/EN=0，則為從片。 ?SP/EN作為輸入還是輸出，決定于 8259A是否采用緩沖方式工作，若采用緩沖方式工作，則 SP/EN作為輸出，若采用非緩沖方式， SP/EN作為輸入。 8259A要求兩個(gè)負(fù)脈沖的中斷響應(yīng)信號(hào)，第一個(gè)是 CPU響應(yīng)中斷的信號(hào)，第二個(gè) INTA結(jié)束后， CPU讀取 8259A送去的中斷類(lèi)型號(hào)。 ?CPU編程控制字寫(xiě)入 8259A、 8259A的狀態(tài)信息讀出、及中斷響應(yīng)時(shí) 8259A送出的中斷類(lèi)型號(hào)，都經(jīng)過(guò)它傳送。 03:49 8 高阻 高阻 1 1 1 IN IRR/ISR至 CPU IMR至 CPU 0 0 1 0 0 0 1 1 OUT CPU至 ICW1 CPU至 ICW2,ICW3,ICW4,OCW1 CPU至 OCW2 CPU至 OCW3 0 1 0 0 1 0 1 0 1 0 1 0 0 0 0 0 1 0 0 0 1 指令 讀寫(xiě)操作 CS RD WR A0 D4 D3 8259A的讀寫(xiě)功能 ? 高位地址譯碼后送 CS作片選信號(hào)。 ? 讀寫(xiě)操作由這 4個(gè)信號(hào)控制來(lái)實(shí)現(xiàn)的，使 8259A接收 CPU送來(lái)的初始化命令字和操作命令字，或?qū)?nèi)部狀態(tài)信息送給 CPU。為了保證 CPU與 8259A用低 8位傳輸數(shù)據(jù)， CPU的 A1連8