【正文】 平臺的設(shè)計方法 其中，最為廣泛普遍應(yīng)用的為程序設(shè)計方法。 5． Altera 公司的 FLEX10K10E系列的產(chǎn)品具有更大的集成度。 3． 對于 SRAM 結(jié)構(gòu)的產(chǎn)品， Altera 公司的 PLD 的輸出電流可達 25mA，而 Xilinx的 FPGA 只有 16mA。 廣西大學(xué)電氣工程學(xué)院 EDA 課程設(shè)計 國內(nèi)外研究現(xiàn)狀 PLD 生產(chǎn)廠商眾多，有 Xilinx、 Altera、 Actel、 Lattic、 Atmel等，其中以 Xilinx和 Altera 的產(chǎn)品較有代表性， Xilinx 的產(chǎn)品稱為 FPGA， Altera 的產(chǎn)品稱為 CPLD，他們各有特點 [3]： 1． 同樣藉由 EPROM 和 SRAM 的結(jié)構(gòu)。這種芯片具有現(xiàn)場可編程和方案容易改動的特點。 背景 FPGA 與 CPLD 都是可編程邏輯器件，是在 PAL、 GAL 等邏輯器件的基礎(chǔ)上發(fā)展起來的，與分立元件相比，具有速度快、容量大、功耗小和可靠性高等優(yōu)點。 大規(guī)?？删幊踢壿嬈骷?CPLD（ Complex Programmable Logic Device，復(fù)雜可編程邏輯器件）和 FPGA（ Field Programmable Gates Array，現(xiàn)場可編輯門陣列）是當(dāng)今應(yīng)用最廣泛的兩類可編程邏輯器件，電子設(shè)計工程師利用它可以在辦公室或?qū)嶒炇以O(shè)計出所自己所需要的專用芯片和專用產(chǎn)品，從而大大縮短了產(chǎn)品上市時間，降低了開發(fā)成本。 EDA (Electronics Design Automation)即電子設(shè)計自動化技術(shù)，是指以計算機為基本工作平臺，融合應(yīng)用電子技術(shù)、計算機技術(shù)、智能化技術(shù)的最新成果而研制成的一整套軟件工具，主要能輔 助進行三方面的設(shè)計工作： IC 設(shè)計，電子電路設(shè)計， PCB設(shè)計。通過本次設(shè)計，可以體現(xiàn)出可編程邏輯器件 CPLD/FPGA等在電子設(shè)計領(lǐng)域的廣泛應(yīng)用，設(shè)計者可以方便的設(shè)計出符合要求的芯片或應(yīng)用系統(tǒng)。廣西大學(xué)電氣工程學(xué)院 EDA 課程設(shè)計 課程 設(shè)計（論文） 題 目 基于 CPLD 的音樂播放器的設(shè)計 姓 名 雷 學(xué) 號 11021004119 專業(yè)班級 自動化 112 所在學(xué)院 電氣工程學(xué)院 基于 CPLD 的 MIDI音樂播放器的設(shè)計 廣西大學(xué)電氣工程學(xué)院 EDA 課程設(shè)計 【摘要】 本音樂播放器依據(jù) MIDI音樂基本原理，結(jié)合 EDA技術(shù)，采用 ALTERA公司的可編程邏輯器件（ CPLD） EPM240T100C5作為控制核心而設(shè)計的。本設(shè)計主要利用 VHDL語言進行編程，在 CPLD內(nèi)部設(shè)計出音調(diào)發(fā)生器、音樂編碼器、再配上揚聲器外圍電路，從而實現(xiàn)音樂播放。 【 關(guān)鍵詞 】 EDA， CPLD， 音樂播放器 ， VHDL語言 Design of MIDI Music Player Based on CPLD 【 Abstract】 This music player is designed according to MIDI music basic principle, using EDA technology, based on Complex Programmable Logic Device (CPLD) EPM240T100C5 to be a control core block which produced by ALTERA pany. This design program with VHDL language, designed Tone block, music coder in CPLD, and matched to some necessary periphery circuits such as loudhailer, Through this design, it can see that CPLD/FPGA has a widely application in Electronic area. The designer can design a chip or a system expediently. 【 Key Words】 EDA， CPLD， Music Player， VHDL 廣西大學(xué)電氣工程學(xué)院 EDA 課程設(shè)計 第 1 章 緒論 意義 隨著微電子技術(shù)和計算機技術(shù)的不斷發(fā)展，在涉及通信、國防、航天、工業(yè)自動化、儀器儀表等領(lǐng)域的電子系統(tǒng)設(shè)計工作中， EDA 技術(shù)的含量正以驚人的速度上升，它己成為當(dāng)今電子技術(shù)發(fā)展的前沿之一。沒有 EDA技術(shù)的支持，想要完成一些超大規(guī)模集成電路的設(shè)計制造是不可想象的。此外 ，可編程邏輯器件還具有靜態(tài)可重復(fù)編程和動態(tài)在系統(tǒng)重構(gòu)的特性，使得硬件的功能可以像軟件一樣通過編程來修改，這樣就極大的提高了電子系統(tǒng)設(shè)計的靈活性和通用性。由于集成度高、設(shè)計方法先進、現(xiàn)場可編程，它可以替代幾十甚至上百片通用 IC芯片。所以 FPGA 和 CPLD 芯片收到世界范圍內(nèi)電子工程設(shè)計人員的廣泛關(guān)注和普遍歡迎，可以設(shè) 計各種數(shù)字電路和數(shù)字系統(tǒng) [2]。 2． Altera CPLD 適合完成各類算法和組合邏輯，而 Xilinx FPGA 更適合于完成時序較多的邏輯電路。 4． Altera 公司的 PLD 延時時間可預(yù)測，彌補了 FPGA 的缺點。 因此，針對上述特點，結(jié)合本設(shè)計題目的要求，我們采用 Altera 公司的 CPLD芯片， 7128 型號，這是目前市場最為通用的一種 CPLD，采用其構(gòu)成的最小系統(tǒng)通用板，利用外圍電路的拓展，可以完成許多設(shè)計員需要的電路系統(tǒng)功能。 程序設(shè)計是使用硬件描述語言（簡稱 HDL），在 EDA 軟件提供的設(shè)計想到或語言助手的支持之下進行設(shè)計。程序設(shè)計的語言種類較多，近年來廣泛使用的有 ABEL、 VHDL和 VerilogHDL 語言。 VHDL 語言是隨著集成電路系統(tǒng)化和高集成化發(fā)展起來的，是一種用于數(shù)字系統(tǒng)的設(shè)計和測試方法的描述語言。 2020 年 6 月 24 日，北京 —— Altrea 公司宣布，深圳華禹高科技有限公司在其新的攜式手持機中選用了 MAXIIZ CPLD。該 P1200便攜式手持機已于 2020 年 5 月 1 日正式在杭州公交自行車項目中使用， 同年 8月也已應(yīng)用于北京奧運的身份識別、物流領(lǐng)域以及公交等小額消費領(lǐng)域 [5]。如 AutoCAD 軟件可用于機械及建筑設(shè)計，也擴展到建筑裝璜及各類效果圖，汽車和飛機的模型、電影特技等領(lǐng)域。由于 EDA 軟件的功能日益強大， 原來功能比較單一的軟件，現(xiàn)在增加了很多新用途。 關(guān)于音樂的選擇方面，盡量選擇一些節(jié)奏緩慢，節(jié)拍清晰的歌曲，且音律范圍不要太廣的歌曲，這樣在設(shè)計上，即可盡量節(jié)約芯片內(nèi)部資源 [6]。我們擬采用 CPLD 通用板來設(shè)計，這樣的話，包括基準(zhǔn)時鐘在內(nèi)的所有芯片外的東西，都需要外部接入來完成，因此，廣西大學(xué)電氣工程學(xué)院 EDA 課程設(shè)計 對芯片的結(jié)構(gòu)了解也是一個關(guān)鍵。外圍電路的調(diào)試工作要配合芯片設(shè)計一起進行，這樣可以調(diào)試出音樂輸出的最佳狀態(tài)。這種新型架構(gòu)的成本是原先 MAX 器件的一半，功耗是其十分之一，密度是其四倍，性能卻是其兩倍。這種基于查找表的架構(gòu)在最小的 I/O 焊盤約束的空間內(nèi)提供了最多的邏輯容量。 基于成本優(yōu)化的 6層金屬 Flash工藝 ,MAX II器件系列具有 CPLD所有的優(yōu)點，例 如非易失性、即用性、易用性和快速傳輸延時性。除這些典型的 CPLD 應(yīng)用之外， MAX II 器件還能滿足大量從前在 FPGA、 ASSP 和標(biāo)準(zhǔn)邏輯器件中實現(xiàn)的低密度可編程邏輯需求。 本次設(shè)計核心模塊 CPLD 采