數(shù)字量輸入輸出-dma控制系統(tǒng)-展示頁(yè)
2025-05-26 23:22本頁(yè)面
【正文】 PU：接受 DMA控制器的請(qǐng)求并交出總線控制權(quán) (Direct Memory Access) DMA控制器的基本功能 CPU DMAC (i8237) 內(nèi)存 外設(shè) 總線 響應(yīng) 總線 請(qǐng)求 DMA控制器的功能 編程設(shè)定 DMA的傳輸方式、訪問的內(nèi)存地址、字節(jié)數(shù) 對(duì) DMA請(qǐng)求（ DREQ）屏蔽或允許，確定優(yōu)先級(jí) 向 CPU提出總線請(qǐng)求信號(hào)（ HRQ） 接收 CPU總線響應(yīng)信號(hào)（ HLDA），接管總線 向被響應(yīng)的設(shè)備傳達(dá) DMA允許信號(hào)（ DACK） 管理傳送數(shù)據(jù)，修改儲(chǔ)存器地址和計(jì)數(shù)字節(jié) 傳輸完畢，發(fā)出 EOP結(jié)束信號(hào)， CPU收回總線控制權(quán) I/O向 DMAC DMAC向 CPU響應(yīng) DMAC向 發(fā)請(qǐng)求 CPU發(fā)請(qǐng)求 DMAC請(qǐng)求 I/O發(fā)響應(yīng) DMA傳 送結(jié)束 DMA傳 送進(jìn)行 DMAC發(fā)出 控制信號(hào) DMAC發(fā)出 內(nèi)存地址 DMA工作過程 8237內(nèi)部結(jié)構(gòu) 8237A有 4個(gè)獨(dú)立的 DMA通道 ? 內(nèi)部寄存器 ? 基址寄存器 （ 4個(gè)） 和當(dāng)前地址寄存器 （ 4個(gè)） ? 基字節(jié)計(jì)數(shù)器 （ 4個(gè)） 和當(dāng)前字節(jié)計(jì)數(shù)器 （ 4個(gè)） ? 臨時(shí)地址寄存器 ? 狀態(tài)寄存器 ? 命令寄存器 ? 臨時(shí)寄存器 ? 模式寄存器 （ 4個(gè)） ? 屏蔽寄存器 ? 請(qǐng)求寄存器 8237外部引腳 8237A主從兩面性 ： 作為 DMAC， 8237A是可控制總線的主模塊。直接存儲(chǔ)器存取 DMA DMA傳輸?shù)母拍睿? 外部設(shè)備直接與計(jì)算機(jī)存儲(chǔ)器進(jìn)行傳送的 I/O方式。 讀寫數(shù)據(jù)時(shí)接管總線，像 CPU一樣成為 總 線的主控器件。 作為 I/O芯片， 8237A可被處理器讀寫。 ?8237A引線說明： ?DB7DB0： 雙向數(shù)據(jù)總線。 ?8237A為主模塊時(shí) DB7DB0輸出地址 A15A8，在 存儲(chǔ)器到存儲(chǔ)器傳送操作時(shí)經(jīng) DB7DB0，將存儲(chǔ)器數(shù)據(jù)送 8237A暫存器。 ? A7A4： 地址線，主模塊時(shí)輸出 A7A4。 ? IOR， IOW： I/O讀寫控制，雙向。 ? AEN 輸出， DMA地址允許信號(hào)，高電平有效 ? ADSTB 輸出： 8位地址選通信號(hào)；在主模塊時(shí)允許外部鎖存器鎖存 8237A的高 8位地址。 ? READY： 輸入，準(zhǔn)備就緒，主模塊時(shí)控制總線周期的長(zhǎng)度，與慢速設(shè)備同步。 ?EOP： 雙向。 ?DREQ0DREQ3： I/O設(shè)備 DMA請(qǐng)求輸入信號(hào)。 ?HRQ： 8237A向處理器發(fā)出的總線請(qǐng)求信號(hào)。 DMA 時(shí)序圖 (P347圖 ) 可作外設(shè)片選 交出總線（ AB/DB/CB） 8237的工作模式 1. 單字節(jié)傳輸模式 (single transfer mode) 2. 塊傳輸模式 (block transfer mode) 3. 請(qǐng)求傳輸模式 (demand transfer mode) 4. 級(jí)聯(lián)模式 (cascade mode) 1. 單字節(jié)傳輸模式 (single transfer mode) ? 在單字節(jié)傳輸方式下， DMA控制器每次請(qǐng)求總線只傳送一個(gè)字節(jié)數(shù)據(jù)，傳送完后即釋放總線控制權(quán)。 ? 以從內(nèi)存輸出一個(gè)字節(jié)數(shù)據(jù)到外設(shè)的 DMA傳送過程為例，具體說明 DMA的操作過程。 ? 8237僅在空閑狀態(tài) SI（ CPU控制總線）時(shí)，采樣 DREQ信號(hào)并進(jìn)行優(yōu)先級(jí)比較，一旦進(jìn)入 DMA過程， 8237只在S1— S4之間循環(huán)，不能再對(duì) DREQ信號(hào)進(jìn)行采樣或優(yōu)先級(jí)比較，即不會(huì)發(fā)生 DMA嵌套。 ? PC系列中給用戶提供的 DMA通道只允許使用單字節(jié)傳輸模式。這種模式傳輸效率較高。因此，一次 DMA傳送的時(shí)間不宜過長(zhǎng)，以免對(duì)整個(gè)系統(tǒng)造成不可挽回的影響。 ? 每傳輸完一個(gè)字節(jié)， DMA控制器都要檢測(cè)由 I/O接口發(fā)來的“ DMA請(qǐng)求”信號(hào)（ DREQ信號(hào)）是否仍然有效，如果該信號(hào)仍有效，則繼續(xù)進(jìn)行 DMA傳輸； ? 否則，就暫停傳輸，交還總線控制權(quán)給 CPU，直至“ DMA請(qǐng)求”信號(hào)再次變?yōu)橛行?，?shù)據(jù)塊傳輸則從剛才暫停的那一點(diǎn)繼續(xù)進(jìn)行下去。 4. 級(jí)聯(lián)模式 (cascade mode) ? 在級(jí)聯(lián)方式下，將多個(gè) 8237級(jí)聯(lián)起來，以擴(kuò)展 DMA通道數(shù)。 ?在級(jí)聯(lián)方式下，當(dāng)?shù)诙?jí) 8237的請(qǐng)求得到響應(yīng)時(shí)，第一級(jí) 8237僅輸出 HRQ信號(hào)而不能輸出地址及控制信號(hào)，因?yàn)榈诙?jí)的 8237才是真正的主控制器，而第一級(jí)的 8237僅應(yīng)起到傳遞DREQ請(qǐng)求信號(hào)及 DACK應(yīng)答信號(hào)的作用。
環(huán)評(píng)公示相關(guān)推薦
鄂ICP備17016276號(hào)-1